PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-138596

(43)Date of publication of application: 16.05.2000

(51)Int.CI.

HO3M 13/27 H04L 1/00

(21)Application number: 10-311512

(22)Date of filing:

30.10.1998

. (71)Applicant : FUJITSU LTD

(72)Inventor: OBUCHI KAZUCHIKA


NAKAMURA TAKAHARU KAWABATA KAZUO

(54) INTERLEAVING METHOD, DEINTERLEAVING METHOD, INTERLEAVING DEVICE, DEINTERLEAVING DEVICE, INTERLEAVE/ DEINTERLEAVE SYSTEM AND INTERLEAVING/DEINTERLEAVING DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To relatively easily eliminate deviation of data distribution with a simple configuration by arranging data to be transmitted in a matrix shape, randomly rearranging the data with at least either a column or a row as a unit and outputting the rearranged data time sequentially.

SOLUTION: The interleaving part 50-j of a mobile station(MS) interleave transmission data, specifically, arranges data to be transmitted in a matrix shape, randomly rearranges the data with a column and a row as a unit and outputs the rearranged data time sequentially. A signal assembling part 50-k assembles the radio frequency signal of this output into a signal format that is suitable to transmission, a diffuser 50-1 converts it into a diffusion signal, and a transmitter 50m changes it into a transmission signal and transmits it through a duplexer 50-n and an antenna 50-p.



LEGAL STATUS

[Date of request for examination]

20.11.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

http://www19.ipdl.jpo.go.jp/PA1/result/detail/main/wAAANhayvsDA412138596... 2003-07-03

(12)公開特許公報 (A)

,(II)特許出願公開番号 特開2000-138596

(P2000-138596A) (43)公開日 平成12年5月16日(2000.5.16)

(51) Int. Cl. ⁷ 織別記号 F I デーィコート (参考) H03M 13/27 H04L 1/00 F 5K014

審査請求 未請求 請求項の数16 OL (全24頁


		審査請求 未請求 請求項の数16 OL (全24頁)
(21)出願番号	特願平10-311512	(71)出願人 000005223 富士通株式会社
(22)出願日	平成10年10月30日 (1998.10.30)	神奈川県川崎市中原区上小田中4丁目1番
		(72)発明者 大渕 一央 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(72)発明者 中村 隆治 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(74)代理人 100092978 弁理士 真田 有
		最終頁に続く

(54) 【発明の名称】インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びに インタリーブ/デインタリーブシステム並びにインタリーブ/デインタリーブ装置

(57)【要約】

【課題】 インタリーブ装置において、簡素な構成の下、比較的容易なインタリーブにより、データの分散を偏りのないものにする。

【解決手段】 送信データを記憶する第1記憶部2と、該送信データが行列状に並べられて、少なくとも列及び行のいずれか一方を単位にランダムに並び替えられた状態で該第1記憶部2から出力されるように該第1記憶部2に対する制御を行なう第1制御部3とをそなえて構成する。



【特許請求の範囲】

【請求項1】 送信すべきデータを行列状に並べて、 少なくとも列及び行のいずれか一方を単位に、ランダム に該データを並び替えて、並び替えた後のデータを時系 列に出力することを特徴とする、インタリーブ方法。

【請求項2】 インタリーブ後の受信データを行列状に 並べて、

少なくとも列及び行のいずれか一方を単位に、ランダム に該データを並び替えて時系列に出力することにより、 該受信データを、インタリーブ前のデータ順で出力する 10 行のいずれか一方を単位にランダムに並び替えられたイ ことを特徴とする、デインタリーブ方法。

【請求項3】 送信データをインタリーブするインタリ ープ装置であって、 A CONTRACT OF

該送信データを記憶する第1記憶部と、

該送信データが行列状に並べられて、少なくとも列及び 行のいずれか一方を単位にランダムに並び替えられた状 態で該第1記憶部から出力されるように該第1記憶部に 対する制御を行なう第1制御部とをそなえて構成されて いることを特徴とする、インタリーブ装置。

【請求項4】 該第1制御部が、該送信データを行列状 20 そなえ、 に並べて少なくとも列及び行のいずれか一方を単位にラ ンダムに並び替えられた状態で該第1記憶部に書き込む ための、書き込みアドレスを発生して、該送信データの 書き込みを行なう第1書込制御部をそなえ、

該第1記憶部に記憶された該送信データをアドレス順に 読み出すように構成されていることを特徴とする、請求 項3記載のインタリーブ装置。

【請求項5】 該第1書込制御部が、列番号をランダム に発生する列番号発生部と、行番号をランダムに発生す る行番号発生部とをそなえて構成され、

該列番号発生部及び該行番号発生部にて発生する各番号 を該書き込みアドレスとして、該第1記憶部に該送信デ 一夕を書き込むように構成されていることを特徴とす る、請求項4記載のインタリーブ装置。

【請求項6】 該第1制御部が、該送信データを該第1 記憶部にアドレス順に書き込むとともに、

該第1記憶部に書き込まれている該送信データを行列状 に並べて少なくとも列及び行のいずれか一方を単位にラ ンダムに並び替えられた状態で該第1記憶部から読み出 すための、読み出しアドレスを発生して、該送信データ 40 の読み出しを行なう第1読出制御部をそなえて構成され ていることを特徴とする、請求項3記載のインタリープ

【請求項7】 該第1 読出制御部が、列番号をランダム に発生する列番号発生部と、行番号をランダムに発生す る行番号発生部とをそなえて構成され、

該列番号発生部及び該行番号発生部にて発生する各番号 を該読み出しアドレスとして、該第1記憶部から送信デ 一夕を読み出すように構成されていることを特徴とす る、請求項6記載のインタリーブ装置。

【請求項8】 該列番号発生部及び該行番号発生部が、 それぞれ、アドレスとして用いられる番号を、設定され た順序で保持するメモリを用いて構成されたことを特徴 とする、請求項5又は請求項7記載のインタリーブ装

【請求項9】 受信データをデインタリープするデイン タリーブ装置であって、

該受信データを記憶する第2記憶部と、

該受信データが行列状に並べられて、少なくとも列及び ンタリーブ前の状態で該第2記憶部から出力されるよう に該第2記憶部に対する制御を行なう第2制御部とをそ なえて構成されていることを特徴とする、デインタリー ブ装置。

【請求項10】 該第2制御部が、該受信データを行列 状に並べて少なくとも列及び行のいずれか一方を単位に ランダムに並び替えられたインタリーブ前の状態で該第 2記憶部に書き込むための、書き込みアドレスを発生し て、該受信データの書き込みを行なう第2書込制御部を

該第2記憶部に記憶された該受信データをアドレス順に 読み出すように構成されていることを特徴とする、請求 項9記載のデインタリーブ装置。

【請求項11】 該第2書込制御部が、列番号をランダ ム発生する列番号発生部と、行番号をランダムに発生す る行番号発生部とをそなえて構成され、

該列番号発生部及び該行番号発生部にて発生する各番号 を該書き込みアドレスとして、該第2記憶部にデータを **書き込むように構成されていることを特徴とする、請求** 項10記載のデインタリーブ装置。

【請求項12】 該第2制御部が、該受信データを該第 2 記憶部にアドレス順に書き込むとともに、

・ 該第2記憶部に書き込まれている該受信データを行列状 に並べて少なくとも列及び行のいずれか一方を単位にラ ンダムに並び替えられたインタリーブ前の状態で該第2 記憶部から読み出すための、読み出しアドレスを発生し て、該受信データの読み出しを行なう第2読出制御部を そなえて構成されていることを特徴とする、請求項9記 載のデインタリーブ装置。

【請求項13】 該第2読出制御部が、列番号をランダ ムに発生する列番号発生部と、行番号をランダムに発生 する行番号発生部とをそなえて構成され、

該列番号発生部及び該行番号発生部にて発生する各番号 を該読み出しアドレスとして、該第2記憶部から該受信 データを読み出すように構成されていることを特徴とす る、請求項12記載のデインタリーブ装置。

【請求項14】 該列番号発生部及び該行番号発生部 が、それぞれ、アドレスとして用いられる番号を、設定 された順序で保持するメモリを用いて構成されたことを 50 特徴とする、請求項11又は請求項13記載のデインタ

リーブ装御。

【請求項15】 送信データをインタリーブするインタ リーブ装置と、該インタリーブ装置でインタリーブされ た該送信データを受信してデインタリーブするデインタ リーブ装置とをそなえたインタリーブ/ディンタリーブ システムであって、

該インタリーブ装置が、

該送信データを行列状に並べて、少なくとも列及び行の いずれか一方を単位にランダムに並び替えられた状態で 出力するように構成されるとともに、

該デインタリーブ装置が、

受信データを行列状に並べて、少なくとも列及び行のい ずれか一方を単位にランダムに並び替えられることによ り、インタリーブ前の状態で出力するように構成される ことを特徴とする、インタリーブ/デインタリーブシス テム。

【請求項16】 対向するインタリーブ/デインタリー ブ装置との間でインタリーブされたデータの送受信を行 なうインタリーブ/デインタリーブ装置であって、

該対向するインタリーブ/デインタリーブ装置への送信 20 データを行列状に並べて、少なくとも列及び行のいずれ か一方を単位に、ランダムに並び替えられた状態で出力 するインタリーブ装置と、

該対向のインタリーブ/デインタリーブ装置にてインタ リーブされた受信データを行列状に並べて、少なくとも 列及び行のいずれか一方を単位にランダムに並び替えた インタリーブ前の状態で出力するデインタリーブ装置と をそなえて構成されることを特徴とする、インタリーブ **ノデインタリーブ装置。**

【発明の詳細な説明】

【0001】 (目次)

発明の属する技術分野

従来の技術 (図22~図24)

発明が解決しようとする課題

課題を解決するための手段(図1~図4)

発明の実施の形態

- (1) 第1実施形態の説明(図5~図16)
- (2) 第2実施形態の説明 (図17及び図18)
- (3) その他(図19~図21及び図25~図32) 発明の効果

[0002]

【発明の属する技術分野】本発明は、データの配列の並 び替えを好適に行なえる、インタリーブ方法及びディン タリープ方法並びにインタリーブ装置及びデインタリー ブ装置並びにインタリーブ/デインタリーブシステム並 びにインタリーブ/デインタリーブ装置に関する。

[0003]

【従来の技術】無線通信では、送信機から受信機へ送ら れるデータは、伝送中にフェージングの影響を受けて、

がある。このフェージングに対処するための一般的な技 術として、インタリーブ及びデインタリーブがある。こ のインタリーブは、例えば、送信機がデータを送信する 際に、送信するデータが並んでいる順番を並び替えて出 力する技術であり、一方、デインタリーブは、送信機か ら送られてきたインタリーブ後のデータが並んでいる順 番を、インタリーブ前の順番に並び替える技術である。 【0004】このインタリーブの一般的な技術として、 ブロックインタリーブとランダムインタリーブとがあ 10 る。プロックインタリーブは、規則的にデータの配列を 並び替えるものである。例えば、ブロックインタリーブ 前のデータが、「DO, D1, D2, D3,...., D383 」であるとす る。なお、以下、データ「0,1,2,3,...,383」と示す。 【0005】これらの384個のデータ(0~383)は、図 22に示すように、記憶部に24行16列の行列状に並 べると仮定する。ここで、書き込む際に、データは行方 向に順番に並べられ、読み出す際に列 $(A' \sim P')$ 毎 に、順番に読み出すようになっている。読み出されたデ ータは、"000", "016", "032", "048", "064", "080", "096", "112", "128", "144", "160", "176", , "351", "367", "38 3"と並び替えられる。ここで、インタリーブ後のデータ 系列は、"000","016","032" 等と殆どのデータ番号を1 5個置きに並べられている。

【0006】なお、読み出す際に、A' 列の最後のデー タ"368" の読み出しが終了すると、次にB'列の先頭の データ *001 * が読み出され、その他の列の変わり目の読 み出し方法も同様になっており、一番最後のデータ"38 3" が読み出されたときは、先頭のA' 列から読み出さ れるようになっている。一方、受信機は、ブロックイン 30 タリーブ後のデータを受信すると、逆の処理を行なうこ とで、プロックインタリーブ前のデータが並んでいる順 番に並び替えるものである。

【0007】このようなプロックインタリーブ後のデー 夕は、送信機から受信機へ送信される過程で、伝送中の フェージングの影響を受けて、送信した内容とは異なる 内容に変わり、バースト的な誤りを伴って受信機で受信 される。例えば、図22に示すB'列のデータ(001,01 7, 033, 049, 065, 081, 097, 113, 129, 145, 161, 177, 193, 209, 225, 241, 257, 273, 289, 305, 321, 337, 353, 369) にバース 40 ト的な誤りが生じたと過程する。

【0008】受信機は、受信したデータをデインタリー ブし、送信機でのインタリーブ前の順番(000,001,002,0 03,004....,381,382,383) に並べ直す。すると、送信デ ータ中に連続して生じた誤りデータは、規則的に分散さ れる。すなわち、誤りデータは、データ(000~383)中に 番号を15個置きに分散して並べられる。

【0009】これらの誤りデータは、前後のデータとの 関係を考慮されて、誤り訂正機能により修正される。従 って、プロックインタリーブ/ブロックデインタリーブ 送信した内容とは異なる誤ったデータに変えられる場合 50 によれば、上記のような連続誤りを規則的に分散するこ

とで、誤りを修正し易くしている。しかし、バースト的 な誤りが、例えば、B′列の先頭のデータ"001".から C'列中のデータ"130" まで発生した場合、デインタリ ープ後のデータ~0~383~中に分散される誤りデータに は、"001", "002" と連続して誤りが配置される場合もあ り、この場合、誤り訂正機能により、誤りを修正できな い事態も発生し得る。

【0010】一方、ランダムインタリーブは、不規則に データの配列を並び替えるものである。図23は、一般 的なランダムインタリーブを説明するための図であり、 10 この図23に示すように、ランダムインタリーブは、数 字の記載順序でデータを記憶部に書き込み、アルファベ ット順に読み出すことで、データの並び替えを行なうよ うになっている。

【0011】また、記憶部への書き込みをもランダムに 行なう場合を考えると、ランダムインタリーブは、例え ば、図24に示すように、各データ"0~383"を24行1 6列の行列状に不規則に記憶部に書き込む。ランダムイ ンタリーブが、記憶部からデータを読み出す際、行方向 に並べらている順に各データを読み出すようになってい 20 る場合、読み出されたデータは、"000", "255", "127", "0 63", "031", "015", "263", "240", "376", "251", "125"...., "123", "061", "030", "271" と並び替えられる。

【0012】このランダムインタリーブ後のデータは、 プロックインタリーブ後のデータと比べて、ブロックイ ンタリーブ後のデータが番号を15個置きに並び替えら れたような規則に従わずに、並び替えられる。なお、読 み出す際に、1行目の最後のデータ"232"の読み出しが 終了すると、次に2行目の先頭のデータ"116" が読み出 され、その他の行の変わり目の読み出し方法も同様にな 30 っており、一番最後のデータ"271" が読み出されたとき は、先頭の1行目から読み出されるようになっている。

【0013】一方、受信機は、ランダムインタリーブ後 のデータを受信すると、逆の処理を行なうことで、ラン ダムインタリーブ前のデータ順番に並び替えるようにな っている。

[0014]

$$\exists \exists \forall i = 129(i + j) \mod 256$$
 (1)
 $j' = \{P(\xi) \cdot (i + 1)\} - 1 \mod 256$ (2)

としたとき、 ${\bf i}$ 行・ ${\bf j}$ 列の順で書き込み、 ${\bf i}$ ${\bf i}$ ${\bf i}$ ${\bf i}$ ${\bf j}$ ${\bf i}$ ${\bf j}$ ${\bf i}$ ${\bf j}$ ${\bf j}$ ${\bf j}$ ${\bf j}$ ${\bf j}$ の順で読み出す。但し、ξ= (i+j) mod 8, P

- (0) = 17, P(1) = 37, P(2) = 19, P
- (3) = 29, P(4) = 41, P(5) = 23, P
- (6) = 13, $P(7) = 7 \text{ σ} \delta(i, j, i', j' = 0, 1)$ ~8).

【0020】また、i行・j列の順(1行1列, 1行2 列, ・・, 1行8列, 2行1列, ・・8行8列の順) で、データは、記憶部に書き込まれ、i'行・j'列の 順で記憶部から読み出されるようになっている。また、

【発明が解決しようとする課題】このようなランダムイ ンタリーブ後のデータは、送信機から受信機へ送信され る過程で、伝送中のフェージングの影響を受けて、送信 した内容とは異なる内容に変わり、バースト的な誤りを 伴って受信機で受信される。例えば、図24に示す2行 目のデータ(116, 314, 206, 103, 307, 153, 076, 038, 019, 00 9, 260, 130, 065. 288, 144, 328) にバースト的な誤りが生 じたと仮定する。

【0015】受信機は、受信したデータをデインタリー ブレ、送信機でのインタリーブ前の順番(000,001,002,0 03,004....,381,382,383) に並べ直す。すると、送信デ ーダ中に連続して生じた誤りデータ(116,314,206,103,3 07, 153, 076, 038, 019, 009, 260, 130, 065, 288, 144, 328) は、データ(000~383)内に不規則に分散される。

【0016】誤りデータは、前後のデータとの関係を考 慮されて、誤り訂正機能により修正される。また、例え ば、図24に示す14行目のデータ(198,099,305,152,3 32, 166, 083, 041, 276, 197, 354, 177, 088, 300, 150, 331) { バースト的な誤りが生じた場合を過程する。

【0017】これらの誤りデータは、データ(000~383) 内に分散されるが、各誤りデータは、ランダムインタリ ーブ前の状態に並び戻されると、互いに近い位置に分散 されることになる。即ち、誤りデータ中のデータ"083" とデータ"088", データ"150" とデータ"152", データ"19 7" とデータ 198", データ 300" とデータ 305", データ "331" とデータ"332" とは、全384個のデータ(000~ 383)内に分散されるが、誤りデータ同士とが近い位置に 分散される事態が生じ、誤り訂正機能により、誤りを修 正できない事態も発生し得る。

【0018】このような場合、ランダムインタリーブ/ ランダムデインタリーブは、バースト状に発生した誤り をランダムに分散するが、分散した誤りの位置が局所的 に近寄ってしまい、分散の仕方に偏りが生じる。また、 65536(256×256)個のデータが記憶部に256行2 56列の行列状に並べられる場合を考える。

ブ装置を作るのは、ランダム発生のしかたが複雑である ため、容易に製造することができない。また、このよう なインタリーブ後のデータをデインタリーブするデイン タリーブ装置をも、容易に製造することができない。

【0021】本発明は、このような課題に濫み創案され たもので、簡素な構成で、比較的容易なインタリーブに より、データの分散を偏りの無いものにすることを目的 とする。

[0022]

[0019]

(x mod y) は、x を y を割った剰余を表す。しかし、 50 【課題を解決するための手段】このため、請求項 1 記載

のインタリーブ方法は、送信すべきデータを行列状に並 べて、少なくとも列及び行のいずれか一方を単位に、ラ ンダムに該データを並び替えて、並び替えた後のデータ を時系列に出力することを特徴とする。また、請求項2 記載のデインタリーブ方法は、インタリーブ後の受信デ ータを行列状に並べて、少なくとも列及び行のいずれか 一方を単位に、ランダムに該データを並び替えて時系列 に出力することにより、該受信データを、インタリーブ 前のデータ順で出力することを特徴とする。

【0023】一方、図1は本発明の請求項3記載のイン 10 タリーブ装置を示す原理プロック図であり、この図1に おいて、インタリーブ装置1は、送信データをインタリ ープするものであって、該送信データを記憶する第1記 憶部2と、該送信データが行列状に並べて、少なくとも 列及び行のいずれか一方を単位にランダムに並び替えら れた状態で該第1記憶部2から出力されるように該第1 記憶部2に対する制御を行なう第1制御部3とをそなえ て構成されている。なお、図1に示す送信データ(D000 ~D383) は、例として記載するものである。

に並べて少なくとも列及び行のいずれか一方を単位にラ ンダムに並び替えられた状態で該第1記憶部2に書き込 むための、書き込みアドレスを発生して、該送信データ の書き込みを行なう第1書込制御部をそなえて、該第1 記憶部2に記憶された該送信データをアドレス順に読み 出すように構成してもよい (請求項4)。

【0025】該第145込制御部に、列番号をランダムに 発生する列番号発生部と、行番号をランダムに発生する 行番号発生部とをそなえて構成するとともに、該列番号 発生部及び該行番号発生部にて発生する各番号が該書き 30 込みアドレスとして、該第1記憶部2に該送信データを むき込むように構成してもよい(請求項5)。該第1制 御部3が該送信データを該第1記憶部2にアドレス順に 費き込むとともに、該第1記憶部2に費き込まれている 該送信データを行列状に並べて少なくとも列及び行のい ずれか一方を単位にランダムに並び替えられた状態で該 第1記憶部2から読み出すための、読み出しアドレスを 発生して、該送信データの読み出しを行なう第1読出制 御部をそなえて構成してもよい(請求項6)。

【0026】該第1読出制御部に列番号をランダムに発 40 構成するのが望ましい (請求項14)。 生する列番号発生部と、行番号をランダムに発生する行 番号発生部とをそなえて構成し、該列番号発生部及び該 行番号発生部にて発生する各番号を該読み出しアドレス として、該第1記憶部2から送信データを読み出すよう に構成してもよい (請求項7)。該列番号発生部及び該 行番号発生部が、それぞれ、アドレスとして用いられる 番号を、設定された順序で保持するメモリを用いて構成 してもよい (請求項8)。

【0027】次に、図2は、本発明の請求項9記載のデ

2において、デインタリーブ装置4は、受信データをデ インタリーブするものであり、該受信データを記憶する 第2記憶部5と、該受信データが行列状に並べられて、 少なくとも列及び行のいずれか一方を単にランダムに並 び替えられたインタリーブ前の状態で該第2記憶部5か ら出力されるように該第2記億部5に対する制御を行な う第2制御部6とをそなえて構成されている。なお、図 2 に示す受信データ(D000 ~D383) は、例として記載し ているものである。

8

【0028】該第2制御部6に、該受信データを行列状 に並べて少なくとも列及び行のいずれか一方を単位にラ ンダムに並び替えられたインタリーブ前の状態で該第2 記憶部5に掛き込むための、費き込みアドレスを発生し て、該受信データの書き込みを行なう第2書込制御部を そなえ、該第2記憶部5に記憶された該受信データをア ドレス順に読み出すように構成してもよい (請求項1

【0029】該第2曹込制御部に、列番号をランダム発 生する列番号発生部と、行番号をランダムに発生する行 【0024】該第1制御部3に、該送信データを行列状 20 番号発生部とをそなえ、該列番号発生部及び該行番号発 生部にて発生する各番号を該費き込みアドレスとして、 該第2記憶部5にデータを費き込むように構成してもよ い(請求項11)。該第2制御部6が該受信データを該 第2記憶部5にアドレス順に掛き込むとともに、該第2 制御部6に、該第2記憶部5に書き込まれている該受信 データを行列状に並べて少なくとも列及び行のいずれか 一方を単位にランダムに並び替えられたインタリーブ前 の状態で該第2記憶部5から読み出すための、読み出し アドレスを発生して、該受信データの読み出しを行なう 第2読出制御部をそなえて構成してもよい (請求項1 2) .

> 【0030】該第2読出制御部に、列番号をランダムに 発生する列番号発生部と、行番号をランダムに発生する 行番号発生部とをそなえて構成し、該列番号発生部及び 該行番号発生部にて発生する各番号を該読み出しアドレ スとして、該第2記憶部5から該受信データを読み出す ように構成してもよい (請求項13)。 該列番号発生部 及び該行番号発生部を、それぞれ、アドレスとして用い られる番号を設定された順序で保持するメモリを用いて

【0031】次に、図3は、本発明の請求項15記載の インタリーブ/デインタリーブシステムを示す原理プロ ック図であり、この図3において、インタリーブ/ディ ンタリーブシステムでは、送信データをインタリーブす るインタリーブ装置1と、該インタリーブ装置1でイン タリーブされた該送信データを受信してデインタリーブ するデインタリーブ装置4とをそなえ、該インタリーブ 装置1を、該送信データを行列状に並べて、少なくとも 列及び行のいずれか一方を単位にランダムに並び替えら インタリーブ装置を示す原理ブロック図であり、この図 50 れた状態で出力するように構成されるとともに、該デイ

ンタリーブ装置 4 を、受信データを行列状に並べて、少なくとも列及び行のいずれか一方を単位にランダムに並び替えられることにより、インタリーブ前の状態で出力するように構成されている。

【0032】また、図4は、本発明の請求項16記載のインタリーブ/デインタリーブ装置を示す原理ブロック図であり、この図4において、インタリーブ/デインタリーブ装置8日は、対向するインタリーブ/デインタリーブ装置8日との間でインタリーブされたデータの送受信を行なうものであり、該対向するインタリーブ/ディ 10ンタリーブ装置8日への送信データを行列状に並べて、少なくとも列及び行のいずれか一方を単位に、ランダムに並び替えられた状態で出力するインタリーブ装置8日と、該対向のインタリーブ/デインタリーブ装置8日にてインタリーブされた受信データを行列状に並べて、少なくとも列及び行のいずれか一方を単位にランダムに並び替えたインタリーブ前の状態で出力するディンタリーブ装置4とをそなえて構成されている。

[0033]

【発明の実施の形態】以下、図面を参照して本発明の実 20 施の形態を説明する。

(1) 第1実施形態の説明

第1実施形態を説明するに当たり、スペクトル拡散技術を用いた符号分割多元接続(CDMA:Code Division Multiple Access)通信を携帯電話システムにおいて移動局と基地局とが行なう場合を例に、第1実施形態を説明する。

【0034】また各移動局(MS:mobile station)と基地局(BS:base station)との間で、信号を送信/受信する場合に関して説明を進める。図5は、第1実施形態 30に係るMSの構成を示すブロック図であり、図5に示すように、MS50は、受信機50-a,逆拡散器50-b,データ抽出部50-c,デインタリーブ部50-d,誤り訂正復号化部50-e,誤り検出部50-f,CPU50-g,誤り検出符号化部50-h,誤り訂正符号化部50-i,インタリーブ部50-j,信号組立部50-k,拡散器50-l,送信機50-m,デュプレクサ50-n,アンテナ50-pをそなえて構成されている。

【0035】ここで、受信機50-aは、アンテナ50-p及びデュプレクサ50-nを介して受信した信号を逆拡散器50-1にて処理し易い信号に変形するものである。例えば、受信機50-aは、アンテナ50-p及びデュプレクサ50-nを介して受信した信号(無線周波数受信信号:RF信号)を中間周波信号(IF信号)にダウンコンバートし、Iチャンネル成分とQチャンネル成分に分離する他、各成分(Iチャンネル及びQチャンネル)毎にアナログ/デジタル変化を行なって、デジタル信号に変換する。

【0036】次に、逆拡散器50-bは、受信機50- 50 並んでいるが、列単位の並び替えで図7に示すように、

aから送られてくるデジタル信号から逆拡散コードを用いて、所望の信号を分離するものであり、データ抽出部50-cは、逆拡散器50-bにて分離された信号からデータを抽出するものである。誤り訂正復号化部50-eは、デインタリーブ部50-dにてデインタリーブ後のデータを復号するとともに、データ中に含まれている誤りを訂正するものであり、誤り訂正符号を用いてデータの誤りを訂正するようになっている。例えば、誤りは、データ(主信号)を送信する際に付加された余剰ビットを用いて修正され、余剰ビットは、復号及び修正に伴い削除されるようになっている。

10

【0037】誤り検出部50-fは、データ(主信号)を送信する際に付加された誤り検出ビットを検出して、予め設定されている誤り検出ビットのビット構成を基に、誤りを検出するものである。誤り検出部50-fにて検出された誤り等の情報やデータは、CPU50-gへ通知される。また、誤り検出符号化部50-hは、CPU50-gから送られてくるデータに、誤りを検出するための誤り検出ビットを符号化して付加するものであり、誤り訂正符号化部50-iは、誤り検出符号化部50-iから送られてくるデータに、誤りの訂正に用いる誤り訂正符号を付加するものである。

【0038】信号組立部50-kは、インタリーブ後のデータを送信するに適した信号フォーマットに組み立てるものであり、拡散器50-lは、所定の拡散コードを用いて、信号組立部50-kから送られてくる信号を拡散信号に変換するものである。送信機50-mは、拡散器50-lから送られてくる信号を、送信信号に変形するものである。

【0039】例えば、送信機50-mは、拡散器50-1から送られてくるデジタル信号を成分(「チャネル、Qチャネル)毎に、デジタル/アナログ変換によりアナログ信号に変換する。また、送信機50-mは、直交変調信号に直交変調した後に、中間周波信号(IF信号)を無線周波数信号(RF信号)にアップコンバートするようになっている。

那50-k, 拡散器50-1, 送信機50-m, デュプレクサ50-n, アンテナ50-pをそなえて構成されている。 にころで、インタリーブ部 (インタリーブ装置) 50-l (0035) ここで、受信機50-aは、アンテナ50 40 jは、送信データをインタリーブするものである。具体中及びデュプレクサ50-nを介して受信した信号を逆拡散器50-1にて処理し易い信号に変形するものである。例えば、受信機50-aは、アンテナ50-p及びデュプレクサ50-nを介して受信した信号 (無線周 びデュプレクサ50-nを介して受信した信号 (無線周 であようになっている。

【0041】例えば、送信データの系列が、384値(000~383)あるとする。これらのデータ(000~383)は、図6に示すように、行列状 (16行24列) に並べた後、図7に示すように、列単位に並び替えを行なう。図6に示すように、列 (A列~P列) は、アルファベット順に並んでいるが、列単位の並び禁えを図7に示すように

A列, P列, J列と並び替えられる。

【0042】その後、データ(000~383)は、図8に示す ように、行単位に並び替えれる。図7に示すように、各 行(1行~24行)は、行番号順に並べられているが、 行単位の並び替えにより、図8に示すように、1行、1 6行, 19行, 10行, 17行等と並び替えられる。図 8に示すように行列状に並べられたデータを、A列の"0 00″から順番に列方向に読み出すことで、当初、データ が並んでいた順番がランダムに並び替えられるようにな っている。即ち、説み出されたデータは、図9に示すよ10 べられて第1RAM51に保持されているデータ(図6うに、不規則に並び替えられている。

【0043】ここで、図10は、本発明の第1実施形態 に係るインタリーブ装置50-jを示すプロック図であ り、この図10に示すように、インタリーブ装置50jは、インタリーブRAM(Random Access Memory) 5 1,制御処理部52をそなえて構成されている。ここ で、インタリーブRAM(第1記憶部)51(以下、 「第1RAM51」と言う)は、送信データを記憶する ものである。

【0044】制御処理部(第1制御部)52(以下、 「第1制御処理部」と言う) は、送信データを行列状に 並べて、列及び行をランダムに並び替えられた状態で第 1RAM51から送信データが出力されるように、第1 RAM51を制御するものである。このため、第1制御 処理部52は、書込処理部60(以下、「第1費込処理 部」と言う)と読出処理部70(以下、「第1読出処理 部70」と言う)とをそなえて構成されている。

【0045】ここで、第1書込処理部60は、第1RA M51にデータを掛き込む制御を行なうものであり、ア ある。第1 書込処理部60は、誤り訂正符号化部50iから送られてくる各信号を、アドレス順にむき込むも のである。このため、第1曹込処理部60は、図10に 示すように、カウンタ61をそなえて構成されている。 このカウンタ61は、"0"~"383"のカウント値 を発生させるものであり、小さい値から順にカウントア ップしていき、最大カウント値に達すると、再び"0" からカウントするようになっている。

【0046】なお、各カウント値("0"~"38 3") は、入力データのアドレスとして用いられ、例え 40 【0051】 ば、1番目のデータ"000" は、カウンタ61にて出力さ

れるカウント値"0"をアドレスとして0番地に記憶さ れ、107番目のデータ"106" は、カウント値 "10 6"をアドレスとして106番地に記憶される。一方、 図10に示す第1読出処理部 (第1読出制御部) 70 は、第1RAM51に費き込まれている送信データを行 列状に並べて列及び行をランダムに並び替えた状態で第 1RAM51から送信データを読み出すための、アドレ スを発生して、データの読み出しを行なうものである。

12

【0047】なお、第1號出処理部70は、行列状に並 参照)。を、図9に示すデータ配列で第1RAM51から 読み出すようになっている。このため、第1RAM読出 処理部70は、A列発生回路71, 1行発生回路72及 び加算器73をそなえて構成されている。

【0048】ここで、A列発生回路 (列番号発生部) 7 1は、列番号をランダムに発生するものであり、図8に 示すA列内の24個の番号(000~383 の内16の倍数及 び000) の何れかを発生するようになっている。なお、 A列発生回路71は、一周期内にA列内の24個の番号 20 をそれぞれ1回づつ発生し、24個の番号を発生し終え て次周期に移ると、リセットがかかることにより、再び A列内の24個の番号をそれぞれ出力するようになって いる。また、周期の変わり目に桁上がりパルスを1行発 生回路72へ出力するようになっている。

【0049】1行発生回路(行番号発生部)72は、行 番号を発生するものであり、図8に示す1行内の16個 の番号(000~015)のいずれかを発生させるようになって いる。なお、1行発生回路72は、A列内の24個の列 番号が全て出力される毎に (A列発生回路71の1周期 ドレスやイネーブル信号 (図示省略) を出力するもので 30 毎に) 出力する行番号をランダムに変えるようになって おり、16個の番号(000~015)を発生し終えると、リセ ットがかかることにより、再び1行内の16個の番号を それぞれ出力するようになっている。

> 【0050】加算器73は、A列発生回路71及び1行 発生回路72からそれぞれ出力された番号を足し合わせ た値を第1RAM51の読み出しアドレスとして出力す るものである。ここで、下記表1は、A列発生回路7 1, 1 行発生回路 72, 加算器 73 から出力されるデー 夕例を示している。

【表1】

出力データ例

	t1	t2	t3	_	t22	123	124	125	125	t27 t46	147
A列発生回路の出力 1行発生回路の出力	000	240	288	<u> </u>	112	304	368	000	240	288 112	304
1行発生回路の出力	000	000	000	-	000	000	000	015	015	015 015	015
加算器の出力	000	240	288	-	112	304	368	015	255	303 127	319
	_			_	_						

【0052】例えば、上記表1に示すように、タイミン グt1~t24 では、A列発生回路71が各タイミング毎に

出力は、同じ行番号を出力し続ける。 A 列発生回路 7 1 から出力する24個の番号が一巡 (一周) し終わったタ 異なる列番号を出力する一方で、1行目発生回路72の 50 イミングt25 になると、1行発生回路72は、次の番号

を出力するようになっており、A列発生回路71から送 出する番号が一巡する間 (一周期)、1行発生回路72 からは同じ番号が出力され、A列発生回路71から24 周期分の番号が出されて、ようやく、1行発生回路72 は、1周期分の番号 (000 ~015 の16個の番号) を出 カするようになっている。

13

【0053】なお、上記表1においては、タイミングt4 7後の各回路71、72及び加算器73から出力される 番号等は示していないが、A列発生回路71は、周期内 は、同周期内で同じ番号を出力し、周期が変わるこ毎に 違う番号を出力するようになっている。また、加算器7 3から出力される値(読み出しアドレス)は、上記表1 のタイミングt26 に着目してみると、A列発生回路71 から出力された"240" と1行発生回路から出力された"0 15"とを足し合わせた"255"が出力されるようになって いる。

【0054】ここで、図11は、本発明の第1実施形態 に係る第1RAM読出処理部70の詳細な構成を示す図 であり、この図11に示す第1RAM読出処理部70 は、A列発生回路71,1行発生回路72,加算器73 及びAND回路74をそなえて構成されている。ここ で、A列発生回路71は、図11に示すように、EX-

OR (排他的論理和;exclusive OR)回路 (単に「EX-OR」と言う) 75-a, シフトレジスタ 75-b, 設 定制御部75-c, 第1選択回路71-a, 第2選択回 路71-b, 第3選択回路71-c, AND回路71dをそなえて構成され、9ビットのデータを用いて、A 列内の24個の番号(図8参照)を生成するようになっ ている。

【0055】ここで、シフトレジスタ75-bは、9ビ ットのデータを保持し、フリップフロップ(flip-flop; で24個の番号をそれぞれ出力し、1行発生回路72 10 以下、「FF」と言う) 75-b1~75-b9をそな えて構成されている。なお、FF75-b1~75-b 9は、装置の起動時に制御を行なう設定制御部75-c の制御の下、起動時に"1(High)"のビットを保持する ようになっている。

> 【0056】シフトレジスタ75-bに保持するデータ は、クロック (CLK) により順次移動し、FF75~ b9とFF75-b6から出力されたピットがEX-O R 75-aにて排他的論理和の演算を行なわれた後のビ ットを下位ビットとしてFF75-61にて保持するよ 20 うになっている。下記表 2 は、シフトレジスタ 7 5 - b に保持されるピット構成の遷移例を示す。

[0057]

【表2】

ビット構成の遷移例 下位 上位 111111111 .001111111 .000011111 ,000000111 .1100000001 000111111/ 000001111/ 100000011/

【0058】次に、第1~第3選択回路71-a~71 -cとAND回路71-dは、A列発生回路から出力さ れる9ビットのデータを監視するようになっている。こ こで、第1選択回路71-aは、9ビットのデータ (2 進数)で表される数値が10進数で16の倍数及び0に 該当するか否かを判定するものであり、具体的には、9

【0059】第2選択回路71-bは、9ビットのデー 40 タ(2進数)で表される数値が10進数で0~368内 の数値であるか否かを判定するものである。第3選択回 路71-bは、9ビットが全て"1(High)"になってい るかを判断するものであり、全で"1" のときにパルス (桁上りパルス)を出力するようになっている(図11 中「YESでパルス」と表記)。

ビット中下位4ビットが全て"1"であるか否かを判断

し、全て"1"であるときにパルスを出力する(図11

中「YESでパルス」と表記)。

【0060】次に、図11に示す1行発生回路72は、 A列発生回路71と同じように、EX-OR75-a, シフトレジスタ 75-b, 設定制御部 75-cをそなえ

bをそなえて構成されている。スイッチ72-bは、第 3 選択回路 71-c 及び第4 選択回路 72-a から出力 されるパルスを下にクロック(CLK)信号をシフトレ ジスタ75-bへ送る制御を行なうものであり、第3選 択回路 71-cからパルス信号を受信すると、クロック 信号をシフトレジスタ75-bへ送り (ON制御)、第 4 選択回路 72 - a からパルス信号を受信したときに は、クロック信号を通過させないようになっている (O FF制御)。

【0061】第4選択回路72-aは、9ビットのデー タ(2進数)で表される数値が10進数で0~15内に 該当するか否かを判定するものであり、具体的には、9 ビット中下位5ビット目以上のビットが"1"を含むか 否かを判断し、5ビット目以上のビットに"1"を含ん でいないときは、パルス信号を出力する(図11中「Y ESでパルス」と表記)。

【0062】ここで、図12(a)~(d)は、1行発 生回路72のシフトレジスタ75-bの概略動作を説明 するためのタイムチャートであり、図12 (a) は、第 る他、第4選択回路72-a,スイッチ(SW)72-50 3選択回路71-cからパルス信号が出力されるタイミ

ングを示し、図12(b)は、第4選択回路72-bか らパルス信号が出力されるタイミングを示し、図12 (c)は、スイッチ72-bからクロック信号が出力さ れるタイミングを示し、図12(d)は、シフトレジス タ75-bに保持されるデータの遷移タイミングを示す タイムチャートである。

【0063】図12(a)に示すように、タイミングT 1でパルス信号が第3選択回路71-cから出力される と、スイッチ72-bは、ON制御によりクロック信号 をシフトレジスタ75-bへ送出する [図12 (c) 参 10 照]。シフトレジスタ75-bでは、スイッチ72-b を介して受信したクロックを受信する毎に、データをシ フトさせて、保持する9ビットのデータ構成を変化させ る〔図12(d)中「データの変化点」と表記〕。

【0064】一方、図12(b)に示すように、タイミ ングT2でパルス信号が第4選択回路72-aから出力 されると、スイッチ72-bは、タイミングT2前にク ロック信号を送出していた状態からクロック信号をシフ トレジスタ75-bへ送らない状態に変わり [図12 (c) 参照)、シフトレジスタ75-bでは、データを 20-jと同じインタリーブが行なわれる場合を前提に シフトせずに、前状態を保持する (データを変化させな い)。

【0065】その後、タイミングT3で、パルス信号が 第3選択回路71-cから出力されると、上記同様に、 シフトレジスタ75-bは、データをシフトさせてビッ ト構成を変化させる。図11に示すAND回路74は、 加算器73から出力されるアドレスに記憶されているデ ータを読み出すイネーブル信号を出す制御を行なうもの であり、A列発生回路71及び1行発生回路72から出 力された値(番号)がそれぞれ所定の値である場合に、30 記憶するものである。制御処理部(第2制御部)54 イネーブル信号を出すようになっている。

【0066】具体的には、A列発生回路71から加算器 73へ送出する値が"16 (10進数)"の倍数且つ "0~368 (10進数)"に該当するときに第1選択 回路71-a及び第2選択回路71-bからそれぞれパ ルス信号がAND回路71-dへ出力され、AND回路 71-dは、AND回路74へパルス信号を出力する。 -方、1行発生回路72から加算器73へ送出する値が "0~15 (10進数)"に該当するときに第4選択回 路72-aからAND回路74へパルス信号が出力され 40

【0067】AND回路74は、AND回路71-d及 び第4選択回路72-a からそれぞれパルス信号を受信 したときに、第1RAM51ヘイネーブル信号を出力す るようになっている。例えば、上記表1のタイミングt2 6 において、加算器73から第1RAM51へ出力され る "255" は、AND回路71-d及び第4選択回路 72-aから出力されるパルス信号を基にAND回路7 4から第1RAM51ヘイネーブル信号が出力されるこ

ス"255"に記憶されているデータが読み出されるよ うになっている。

16

【0068】図10に示すA列発生回路71及び1行発 生回路72にはリセットがかかるようになっているが、 図11に示すA列発生回路71及び1行発生回路72の 構成では、1周期毎にリセットがかかるようには構成さ れてはいない。即ち、シフトレジスタ75-b内のビッ ト構成が、所定時間経過すると全て"1"になるように なっている。

【0069】一方、図5に示すデインタリーブ部(デイ ンタイリーブ装置) 50-dは、受信データをデインタ リーブするものでる。具体的には、デインタリーブ部5 0-dは、インタリーブ後の受信データを行列状に並べ て、少なくとも列及び行のいずれか一方を単位に、ラン ダムにデータを並び替えて時系列に出力することによ り、受信データをインタリーブする前のデータ順で出力 するようになっている。

【0070】例えば、他の装置から送出されたインタリ ープ後のデータ(図9参照)が、前記のインタリープ部 説明すると、送信時に不規則に並び替えられている38 4個のデータ(000~383)を番号順に並び替えるようにな っている。ここで、図13は、本発明の第1実施形態に 係るデインタリーブ装置50-dを示すプロック図であ り、この図13に示すように、デインタリーブ装置50 -dは、インタリーブRAM53,制御処理部54をそ なえて構成されている。

【0071】インタリーブRAM (第2記憶部) 53 (以下、「第2RAM53」と言う) は、受信データを (以下、「第2制御処理部54」と言う)は、受信デー タを行列状に並べ、列及び行をランダムに並び替えてイ ンタリーブ前の状態で第2RAM53から受信データを 出力するように第2RAM53に対する制御を行なうも のである。

【0072】このため、第2制御処理部54は、書込処 理部60-1(以下、「第2個込処理部60-1」と言 う)と読出処理部70-1(以下、「第2読出処理部7 0-1」と言う)とをそなえて構成されている。ここ で、第2費込処理部(第2費込制御部)60-1は、受 信データを行列状に並べて列及び行をランダムに並び替 えたインタリーブ前の状態に第2RAM53に書き込む ための、むき込みアドレスを発生して、受信データの書 き込みを行なうものである。

【0073】例えば、受信するインタリーブ後のデータ (図9参照)を、列及び行を並び替えて、図6に示す行 列の状態で第2RAM53に記憶するように、データの 書き込み制御を行なうものである。このため、第2書込 処理部60-1は、図13に示すように、A列発生回路 とで、有効な読み出しアドレスとして用いられ、アドレ 50 71,1行発生回路72,加算器73をそなえて構成さ

れている。

【0074】なお、A列発生回路71、1行発生回路7 2、加算器73をそなえて構成される第246込処理部6 0-1は、図12に示すように、前記の読出処理部70 と同様に、EX-OR75-a,シフトレジスタ75b, 設定制御部75-c, 第1選択回路71-a, 第2 選択回路71-b, 第3選択回路71-c, AND回路 71-d, 第4選択回路72-a, スイッチ (SW) 7 2-bをそなえて構成することができる。また、図13 合、図13に示す加算器73から出力される番号は、書 き込みアドレスとして使用される。

【0075】次に、図13に示す第2號出処理部70-1は、第2RAM53からデータを読み出すものであ り、アドレスやイネーブル信号(図示省略)を出力する ものであり、図13に示すように、カウンタ61をそな えて構成されている。この第2読出処理部70-1のカ ウンタ61から送出されるカウント値"0~383"を 基に第2RAM53から読み出されたデータ(000~383) は、"000", "001"、"002", "003", ..., "150"..., "250"... "382", "383"と番号順に読み出される。

【0076】ところで、MS50は、インタリーブ部5 0-jとデインタリープ部50-dとをそなえて構成さ れるため、対向するインタリーブ/デインタリーブ装置 との間でインタリープされたデータの送受信を行なうイ ンタリープ/デインタリーブ装置としての機能をそなえ て構成されている。次に、MS50とCDMA通信を行 なうBSは、MS50とデータの送受信を行なうもので ある。

で、同じ拡散コードを用いて拡散したインタリーブ後の データを送信する場合及び同じ逆拡散コードを用いて逆 拡散した受信データをデインタリーブする場合を例に説 明する。BS100は、図5に示すように、前記MS5 0と同様に、受信機50-a, 逆拡散器50-b, デー タ抽出部50-c, デインタリーブ部 (デインタリーブ 装置)50-d.誤り訂正復号化部50-e,誤り検出 部50-f, CPU50-g, 誤り検出符号化部50h, 誤り訂正符号化部50-i, インタリーブ部 (イン タリーブ装置) 50-j, 信号組立部50-k, 拡散器 40 50-1, 送信器50-m, デュプレクサ50-n, ア ンテナ50-pをそなえて構成されている。

【0078】なお、CDMA通信が、複数の拡散コード を用いる場合には、BS100は、各拡散コード別に逆 拡散器50-6、拡散器50-1を設けるように構成す ることができ、また、拡散コード別に受信したデータ及 び送信するデータを処理するために、データ抽出部50 -c,デインタリーブ部50-d, 誤り訂正復号化部5 0-e, 誤り検三部50-f, 誤り検出符号化部50h、誤り訂正符号化部 5.0-i、インタリーブ部 5.0-i50 する点と比較して、データを読み出すためのアドレスを

j, 信号組立部50-kをそなえて構成することもでき る。

【0079】上述の如く構成された、第1実施形態に係 るMS50とBS100とによれば、MS50は、BS 100ヘデータを送信する場合、誤り訂正符号化部50 - i にて誤り訂正符号を付加したデータ(000~383)をイ ンタリーブ部50-jにて、行及び列をランダムに並び 替えて、図9に示すような状態で信号組立部50-kへ 出力する。

に示すように、デインタリープ部50-dを構成する場 10 【0080】インタリーブ後のデータは、信号組立部5 0-kにて所定の送信データ長に組み立てられた後、拡 散器50-1で所定の拡散コードで拡散される。また、 拡散されたインタリーブ後のデータ (デジタル信号) は、送信機50-mでRF信号に変換等されて、デュプ レクサ50-nやアンテナ50-pを介して、外部へ送 信される。

> 【0081】一方、BS100では、MS50から送信 されたRF信号をアンテナ50-pやデュプレクサ50 - n を介して受信すると、受信機 5 0 - a にてデジタル 20 信号に変換等を行なう他、逆拡散器50-bにて、所定 の逆拡散コードで逆拡散する。その後、データ抽出部5 0-cにて、MS50のインタリーブ部50-jにてイ ンタリープされたインタリーブ後のデータを抽出し、デ インタリーブ部にて、インタリーブ後のデータを行と列 とをランダムに並び替えてインタリーブ前のデータ順に 並び替えて誤り訂正復号化部50-eへ送出する。

【0082】誤り訂正復号化部50-eでは、誤り訂正 符号を用いて訂正可能な誤りを訂正し、誤り検出部50 - fにて誤りを検出した情報をCPU50-gへ通知す 【0077】なお、CDMA通信にてMS50とBSと 30 る。一方、BS100からMS50へ送信されるデータ 処理も、上記と同様であるので、詳細な説明は省略す る。このように、本発明の第1実施形態に係るMS50 とBS100とによれば、例えば、MS50からBS1 00 へ送信したデータが、伝送中にフェージングの影響 を受けて誤りが発生したとしても、送信側のMS50が 送信に際し、簡素な構成の下、比較的容易なインタリー プによりデータの分散を偏りのない形に並び替えてデー タを送信し、受信側のBS100は、インタリーブ後の データを受信すると、簡素な構成の下、比較的容易なデ インタリーブで誤りデータの分散を偏りのないものにす るので、伝送品質の低下を抑制できる。

【0083】(1-1)第1実施形態の第1変形例の説

第1実施形態の第1変形例について図5を用いて説明す る。第1実施形態の第1変形例に係るMS50-1、B S100-1は、第1実施形態に係るMS50、BS1 00とほぼ同様の機能を有するものであるが、第1実施 形態に係るデインタリーブ部50-dが受信データを第 2RAM53に掛き込む時にアドレスをランダムに発生 ランダムに発生する点で異なる。

【0084】なお、本第1実施形態の第1変形例の説明 において、前述の第1実施形態にて記述した符号と同じ 符号を付したものは、同一若しくはほぼ同様のものとす る。ここで、図14は、本発明の第1実施形態の第1変 形例に係るデインタリーブ部50-d1の構成を示す図 であり、この図14に示すように、デインタリーブ部5 0-d1は、第2RAM53-1, 制御処理部54-1 をそなえて構成されている。

【0085】第2RAM53-1は、第2RAM53と 10 同様に、受信データを記憶するものである。制御処理部 (第2制御部) 54-1は、第1実施形態に係る第2制 御処理部54と同様に、受信したデータを行列状に並べ て、列及び行をランダムに並び替えてインタリーブ前の 状態で第2RAM53-1から出力されるように第2R AM53-1に対する制御を行なうものである。

【0086】このため、制御処理部54-1は、図14 に示すように、書込処理部60-2(以下、「第3費込 処理部60-2」と言う)と読出処理部70-2(以 下、「第3 読出処理部70-2」と言う) とをそなえて 20 構成されている。第3個込処理部60-2は、第1実施 形態に係る第1曹込処理部60と同様の機能を有するも のであり、第2RAM53-1にデータを書き込む制御 を行なうものであり、アドレスやイネーブル信号 (図示 省略)を出力するものであり、カウンタ61をそなえて 構成されている。

【0087】一方、図14に示す第3読出処理部(第2 読出制御部)70-2は、第2RAM53-1に書き込 まれている受信データを行列状に並べて、列及び行をラ ンダムに並び替えたインタリーブ前の状態で第2RAM 30 53-1から受信データを読み出すための、読み出しア ドレスを発生して、受信データの読み出しを行なうもの である。

【0088】このため、第3読出処理部70-2は、A 列発生回路 71-1, 1行発生回路 72-1, 加算器 7 3をそなえて構成されている。ここで、A列発生回路7 1-1は、第1実施形態に係るA列発生回路71と同様 の機能を有するものであるが、A列発生回路71-1が 発生する番号と A 列発生回路 7 1 とで発生する番号とは 異なる。

【0089】具体的には、A列発生回路71が24個の 番号を発生させるのに対して、A列発生回路71-1 は、16個の番号を発生させ、また、それぞれ発生する 番号にも違いがある。A列発生回路71-1から発生す る番号は、発生する番号順に記述すると、"000", "14 4``, "120", "216", "096", "312", "192", "360", "072", "048", "288", "240", "168", "264", "336", "024" である。

【0090】また、1行発生回路72-1も、第1実施 形態に係る1行発生回路72と同様の機能を有するもの 行発生回路72で発生する番号と異なる。具体的には、 1行発生回路72が16個の番号を発生させるのに対し て、1行発生回路72-1は、24個の番号を発生さ せ、また、それぞれ発生する番号にも違いがある。 1 行 発生回路 72-1から発生する番号は、発生する番号順 に記述すると、"000", "008", "007", "013", "006", "01 9", "012", "021", "005", "003", "018", "015", "011", "01 6~, ~020~, ~010~, ~004~, ~009~, ~002~, ~022~, ~017~, ~01 0", "014", 023"である。

20

【0091】なお、図15は、A列発生回路71-1と 1行発生回路72-1と加算器73からそれぞれ出力さ れる値を示す図であり、この図15に示すように、A列 発生回路 71-1と1行発生回路 72-1とから出力さ れる値を足し合わせた値が、加算器73から出力され て、読み出しアドレスとして用いられる。なお、図15 に示すように、A列発生回路71-1から上記の16個 の番号が出力されると、1行発生回路72-1は異なる 番号を出力するようになっている。また、図15中に示 す点線αは、1行発生回路72-1から出力されるデー 夕の変わり目を示している。

【0092】また、第1実施形態に係るA列発生回路7 1-1と1行発生回路72-1とは、図11に示すA列 発生回路71と1行発生回路72と同じ様に構成するこ とができるが、第1選択回路71-aは、"24"の倍 数を選択するように構成される他、第4選択回路72aは、"0~23"内でパルス信号を出力するように構 成される。

【0093】上述の如く構成されたMS50-1, BS 100-1によれば、MS50-1のインタリーブ後の データは、BS100-1のデインタリーブ部50-d 1にて、インタリーブ前のデータ順に並び替えられる。 このように、本発明の第1実施形態に係るMS50-1 とBS100-1とによれば、例えば、MS50-1か らBS100-1へ送信したデータが、伝送中にフェー ジングの影響を受けて誤りが発生したとしても、送信側 のMS50-1が簡素な構成の下、比較的容易なインタ リーブにより、データの分散を偏りのない形に並び替え てデータを送信し、受信側のBS100-1は、インタ リーブ後のデータを受信すると、簡素な構成の下、比較 的容易なデインタリーブで誤りデータの分散を偏りのな いものにするので、伝送品質の低下を抑制できる。

【0094】なお、同様に、インタリーブに際し第1R AM51からデータを読み出すための読み出しアドレス をランダムに発生するインタリーブ部50-jに代え て、図16に示すようなデータを第1RAM51-1に むさ込むためのむき込みアドレスをランダム発生するイ ンタリーブ部50-j1を用いてMS50-1, BS1 00-1を構成することもできる。

【0095】なお、この場合第1実施形態に係るデイン であるが、1行発生回路72-1が発生する番号は、1 50 タリーブ部50-dを用いて、インタリーブ後のデータ

をデインタリーブする。インタリーブ部15-1は、図 16に示すように、第1RAM51-1, 制御処理部5 2-1をそなえて構成されている。第1RAM51-1 は、第1RAM51と同様に、送信データを記憶するも のである。

【0096】制御処理部52-1は、第1実施形態に係 る第1制御処理部52と同様に、送信データを行列状に 並べて、列及び行をランダムに並び替えた状態で第1尺 AM51-1から送信データを出力するように第1RA M51-1を制御に対する制御を行なうものである。こ 10 のため、制御処理部52-1は、図16に示すように、 費込処理部60-3 (以下、「第4費込処理部60-3」と言う)と読出処理部70-3 (以下、「第4読出 処理部70-3」と言う)とをそなえて構成されてい

【0097】第4読出処理部70-3は、第1実施形態 に第2読出処理部60-2と同様に機能するものであ り、第1RAM51-1からデータを読み出す制御を行 なうものであり、カウンタ61をそなえて構成されてい る。また、第4 書込処理部 (第1 書込制御部) 60-3 20 は、送信データを行列状に並べて、列及び行をランダム に並び替えた状態で第1RAM51-1から出力される ように第1RAM51-1に対する制御を行なうもので ある。

【0098】このため、第4曹込処理部60-3は、A 列発生回路71-1, 1行発生回路72-1, 加算器7 3をそなえて構成されている。インタリーブ部50-j 1のA列発生回路71-1,1行発生回路72-1は、 図11に示すA列発生回路71と1行発生回路72と同 じ様に構成することができるが、第1選択回路71-a は、"24"の倍数を選択するように構成される他、第 4 選択回路 7 2 - a は、"0~23"内でパルス信号を 出力するように構成される。

【0099】デインタリーブ部50-dは、インタリー ブ部50-j1にてインタリーブしたデータを行及び列 をランダムに並び替えてインタリーブ前のデータ順で読 み出すようになっている。このように、インタリーブ部 50-j1とデインタリーブ部50-dとの組み合わせ た場合も、伝送中にバースト的な誤りが発生しても、簡 素な構成で、容易に伝送品質の低下を抑制できる。

【0100】 (1-2) 第1実施形態の第2変形例の説 眀

第1 実施形態の第2変形例について図5を用いて説明す る。第1実施形態の第2変形例に係るMS50-2, B S100-2は、第1実施形態に係るMS50, BS1 00とほぼ同様の機能を有すものであるが、図10に示 す第1実施形態に係るインタリーブ部50-jの構成と 図13に示す第1実施形態に係るデインタリーブ部50 - dの構成をそれぞれ入れ替えて、インタリーブ部50 ーj2,デインタリーブ部50-d2を構成する点で第 50 示すブロック図であり、この図17に示すように、デイ

1 実施形態に係るMS50, BS100と異なる。

【0101】なお、本第1実施形態の第2変形例の説明 において、前述の第1実施形態等にて記述した符号と同 じ符号を付したものは、同一若しくはほぼ同様のものと する。また、デインタリーブ部50-d2は、図10に 示すように、インタリーブ部50-jと同様に構成さ れ、図10に示す第1RAM51は、データ抽出部50 - c から送られてくる入力データを記憶し、第1RAM 51に保持するデータを第1読出処理部70の制御の 下、誤り訂正復号化部50-eへ出力するようになって いる。モー・

【0102】また、インタリーブ部50-j2は、図1 3に示すように、デインタリーブ部50-dと同様に構 成され、図13に示す第2RAM53は、誤り訂正符号 化部50-iから送られてくる入力データを第2世込処 理部60-1の制御の下に記憶し、第2読出処理部70 -1の制御の下、保持するデータを信号組立部50-k へ出力するようになっている。

【0103】このように構成された、MS50-2, B S100-2によっても、前記第1実施形態に係るMS 50, BS100と同様に、例えば、MS50-2から BS100-2へ送信したデータが、伝送中にフェージ ングの影響を受けて誤りが発生したとしても、送信側の MS50-2が送信に際し送信データを行及び列をラン ダムに入れ替え、受信側のBS100-2は、インタリ ープ後のデータを受信すると、インタリーブ前の状態に 並び替える。

【0104】従って、伝送過程で、送信側でランダムに 並び替えられた384個のデータ中にバースト的な誤り 30 が発生しても、受信側で、訂正し易い誤りの形に形成す るためにそれらの誤りをランダムに分散するので、容易 に誤りを訂正することができ、伝送品質の低下を抑制で きる。なお、第1実施形態の第1変形例に係るデインタ リーブ部50-d1とインタリーブ部50-jの構成を 入れ替えた場合も同様である他、インタリーブ部50j 1 とデインタリーブ部 5 0 - d の構成を入れ替えた場 合も同様である。

【0105】(2)第2実施形態の説明

第2実施形態の説明ついても図3を用いて説明する。図 5に示す第2実施形態に係るMS50-3, BS100 -3は、第1実施形態に係るMS50, BS100とほ ぼ同様の機能を有するものであるが、第1実施形態に係 るデインタリーブ部50-d及びインタリーブ部50jのA列発生回路71、1行発生回路2をROMとカウ ンタとを用いて構成する点で異なる。

【0106】なお、本第2実施形態の説明において、前 述の第1実施形態等にて記述した符号と同じ符号を付し たものは、同一若しくはほぼ同様のものとする。ここ で、図17は、第2実施形態に係るデインタリーブ部を

24

ンタリーブ部50-d3は、第1実施形態に係るデイン タリープ部50-dと同様に第2RAM53,加算器7 3, カウンタ61を備える他、A列発生回路71-2, 1行発生回路71-2をそなえて構成されている。

23

【0107】ここで、A列発生回路71-2は、第1実 施形態に係るA列発生回路71と同様の機能を有するも のであるが、図17に示すように、ROM(Read Only M

emory) 71-2a, カウンタ71-2bをそなえて構成 されており、ROM (メモリ) 71-2aは、A列内の 24個の番号(図8参照)をそれぞれ所定のアドレスに 保持するものである。下記表3に、ROM71-2aの データ保持例を示す。

[0108]

【表3】 データ保持例

0 1 2 3 4 5 6 7 20 21 22 23 アドレス 000 240 288 144 256 128 064 032 224 112 304 368

【0109】上記表3に示すように、ROM71-2a は、図8に示すA列内の24個の番号を上から順にそれ ぞれ保持しており、例えば、アドレス"4"には番号 "256" が保持されている。ROM71-2aは、カ ウンタ71-2 bから出力されるカウント値(上記表3 のアドレス) を受信すると、そのアドレスに保持するデ ータを読み出して加算器73へ出力するようになってい る。

【0110】また、カウンタ71-2bは、自走のカウ ンタであり、"0"から"23"までのカウントを行な い、カウント値をROM71-2aの読み出しアドレス として出力し、最大カウント値"23"に至ると再び "0"からカウントを行なうようになっている。カウン

タ71-2bは、カウント周期が一巡すると桁上りパル スを1行発生回路72-2のカウンタ72-2b(後 述)へ送出するようになっている。

【0111】一方、1行発生回路72-2は、第1実施 形態に係る1行発生回路72と同様の機能を有するもの であるが、図17に示すように、ROM72-2aとカ ウンタ72-2bをそなえて構成されており、ROM (メモリ) 72-2aは、1行内の16個の番号を (図 8参照)をそれぞれ所定のアドレスに保持するものであ る。下記表4に、ROM72-2aのデータ保持例を示 す。・

[0112]

【表4】

データ保持例

アドレス 0 1 2 3 4 5 6 7 12 13 14 15 データ 000 015 009 008 004 002 001 012 010 005 014 007

【0113】上記表4に示すように、ROM72-2a は、図8に示す1行内の16個の番号を左から順にそれ ぞれ保持しており、例えば、アドレス"3"には番号 "008"が保持されている。ROM72-2aは、カ ウンタ72-26から出力されるカウント値(上記表4 のアドレス) を受信すると、そのアドレスに保持するデ 一タを読み出して加算器73へ出力するようになってい る。

【0114】また、カウンタ72-26は、"0"から 72-2 a の読み出しアドレスとして出力し、最大カウ ント値"15"に至ると再び"0"からカウントを行な うようになっている。なお、カウンタ72-2bは、A 列発生回路71-2のカウンタ71-2bから桁上りパ ルスを受信することで、カウントアップを行なうように なっている。

【0115】また、図13に示す加算器73から出力さ れる書き込みアドレスは、表1に示す例と同じである。 ここで、図18は、第2実施形態に係るインタリーブ部 を示すプロック図であり、この図18に示すように、イ 50 【0118】BS100-3では、MS50-1から送

ンタリーブ部50-j3は、第1実施形態に係るインタ リーブ部 50 - j と同様に第1 R AM 51, 加算器 7 3, カウンタ61を備える他、A列発生回路71-2, 1行発生回路72-2をそなえて構成されている。

【0116】上述の如く構成された第2実施形態に係る MS50-3, BS100-3 [Lhif, MS50-3がBS100-3~データを送信する場合、第1実施形 態に係るMS50, BS100と同様に、MS50のイ ンタリーブ部50-j3が、送信データを行及び列をラ "15"までのカウントを行ない、カウント値をROM 40 ンダムに入れ替えて、図9示すようなデータ順で信号組 立部50-kへインタリーブ後のデータを送出する。

【0117】インタリーブ部50-j3は、インタリー プを行なう際に、第1RAM51に記憶するデータをR OM71-2a及びROM72-2aからそれぞれ送出 されるデータ(上記表3及び表4参照)を加算器73に て足し合わせた値を読み出しアドレスとして使用し、3 8 4 個のデータ(000~383)をランダムに読み出す。その 後、インタリーブ後のデータは、拡散器50-1等を介 してBSIOO-3へと送られる。

られてくるデータを逆拡散器50-b等を介して受信 し、デインタリーブ部50-d3にてデインタリーブ し、インタリーブ前のデータ順に誤り訂正復号化部50 - e へ送出する。デインタリーブ部 5 0 - d 3 は、デイ ンタリーブを行なう際に、第2RAM53に記憶するデ ータをROM 7 1 ー 2 a 及びROM 7 2 ー 2 a からそれ ぞれ送出されるデータ (上記表3及び表4参照)を加算 器73にて足し合わせた値を啓き込みアドレスとして使 用し、384個のデータ(000~383)をランダムに第2R AM53に書き込む。データを第2RAM53に書き込 10 2aを用いて容易に実現できる。 んだ後、デインタリーブ部50-d3は、カウンタ61 のカウント値"0"から順番に、384個のデータを読 OF PARTY. み出し制御を行なう。

【0119】このように構成された、MS50-3, B S100-3によれば、第1実施形態で述べた効果の 他、ランダム発生にROM71-2a,72-2aを用 いることで、アドレス発生の基準となるA列内の24個 の番号と1行内の16個の番号とを発生する順序等を容 易に設定することができる他、確実に384個のデータ (000~383)の並び替えを行なえて、伝送品質の低下を更 20 に抑制できる。

1....

【0120】(2-1)第2実施形態の一変形例の説明 第2実施形態の一変形例の説明ついても図5を用いて説 明する。図5に示す第2実施形態の一変形例に係るMS 50-4, BS100-4は、第2実施形態に係るMS 50-3, BS100-3とほぼ同様の機能を有すもの であるが、第2実施形態に係るデインタリーブ部50d3及びインタリーブ部50-j3と比較して、データ をインタリーブする時或いはデインタリーブする時にR OMを用いてアドレスをランダム発生する点で、第2実 30 施形態と異なる。

【0121】なお、本第2実施形態の一変形例の説明に おいて、前述の第2実施形態等にて記述した符号と同じ 符号を付したものは、同一若しくはほぼ同様のものとす る。即ち、MS50-4とBS100-4は、第2実施 形態に係るデインタリーブ部50-d3の代わりに第1 実施形態の第1変形例に係るデインタリーブ装置50d 1をそなえて構成される。

【0122】このように構成されたMS50-4、BS 100-4によっても、第1, 第2実施形態で述べたと 40 訂正復号化部50-e1は、図20に示すように、復号 同様、送信側で送信データを行及び列をランダムに入れ 替えて、図9に示すようなインタリーブ後のデータに形 成し、受信側でインタリーブ後のデータを行及び列をラ ンダムに入れ替えてインタリーブ前のデータ順に誤り訂 正符号化部50-eに送出するので、伝送中にバースト 的な誤りが発生しても、訂正し易い形の誤りに、誤りを 分散することで、伝送品質の低下を抑制できるととも に、ランダム発生にROM71-2a, 72-2aを用 いることで、アドレス発生の基準となるA列内の24個 の番号と1行内の16個の番号とを発生する順序等を容 50 リーブ後のデータとデータy。とで更に、復号を行なっ

易に設定することができる他、確実に384個のデータ (000~383)の並び替えをえて、伝送品質の低下を更に抑 制できる。

【0123】また、MS50-4とBS100-4は、 第2実施形態に係るインタリーブ部50- i3の代わり に第1実施形態の第1変形例に係るインタリーブ装置5 0-j1をそなえて構成することもできる。このように 構成した場合も上記と同様に、伝送品質の低下を抑制で き、受信側のランダム発生をROM71-2a、72-

【01.24】(4) その他

なお、上記の説明では、CDMA通信を例に説明をした が、本発明は、その他の無線通信にて、誤り訂正符号を 用いて誤りを訂正する機能をそなえる場合は、同様に実 施することができる。また、上記の説明では、インタリ ープ部50-jは、誤り訂正符号化部50-iにて誤り 訂正符号を付加されたデータをインタリーブする場合を 説明したが、誤り訂正符号としてターボ符号が用いられ る場合、誤り訂正符号化部50-iにインタリープする 機能をそなえて構成することもできる。なお、ターボ符 号は、畳み込み符号、BCH符号、リードソロモン符号 とインタリーブを組み合わせた符号である。

【0125】例えば、図19は、インタリーブ機能を有 する誤り訂正符号化部50-i1を示す図であり、この 図19に示す誤り訂正符号化部50-i1は、インタリ ープ部50ーjと符号化装置50ーiaをそなえて構成 されている。ここで、符号化装置50-ia (図中「E NC」と表記)は、畳み込み等を行なうものである。

【0126】この図19に示す誤り訂正符号化部50i 1 にデータ u が入力されると、データ u は、符号化装 置50-iaやインタリーブ部50-j 等を介して3つ の信号x、x、x。として形成される。これらのデータ x., x_b, x_c は、インタリーブ部50-jへ送られそれ ぞれインタリーブされた後、拡散器50-1等を介して 外部へ送信される。

【0127】一方、受信側のデータy,,yb,y。 (送信 中にフェージングの影響を受けてx。はy。に、x。は y。に、x。はy。に変形したと仮定)は、図20に示 す誤り訂正復号化部50-e1へと送られる。この誤り 化装置50-ea, インタリーブ部50-j, デインタ リーブ部50-dをそなえて構成されている。

【0128】復号化装置50-е a は、畳み込み復号等 を行なうものである。この図20に示す誤り訂正復号化 部50-e1にデータy, y, y, は、それぞれ相関の 割合を小さくして、誤り率を小さくしたデータを誤り検 出部50-{へと送るようになっており、具体的には、 データッ、とデータッ。とで復号したデータッ、'をイ ンタリーブ部50-jがインタリーブする。このインタ

たデータッ、"を更にデインタリーブする。

【0129】誤り訂正復号化部50-e1は、そのデイ ンタリーブ部50-dにてデインタリーブしたデータと データ y。 とで復号等上記同様の処理を行ない相関を少 なくして復号を行なったデータ u'を出力する。このよ うにターボ符号を行なうことで、ターボ符号の重み分布 の改善を計れる。

【0130】また、図6~図8等に示す行列の並び替え を別々に行なうように構成することもできる。ここで、 図 2 1 は、インタリーブ部 5 0 - j 5 を示すブロック図 10 す 1 \sim 4)順に並び替えられる。図 2 8 は、図 2 7 に示 であり、この図21に示すインタリーブ部50-j5 は、インタリープRAM56A~56Cとカウンタ61 A~61Cと加算器73と行発生回路71A, 72B, 72Cと列発生回路72A, 71B, 71Cとをそなえ て構成されている。

【0131】ここで、インタリーブRAM (第1記憶 部) 56A~56Cは、第1RAM51と同様のもので あり、送信データを記憶するものである。

【0132】また、行発生回路71A, 列発生回路71 であり、各タイミング毎に異なる番号を加算器へ出力す るようになっており、行発生回路71Aは、図7に示す 1行内の16個の番号を出力するようになっている。ま た、列発生回路71Bは、番号(000~015)を"000"から 順に発生させるものであり、列発生回路71Cは、番号 (000~368)を"000"及び16の倍数を"000"から順に"3 68″まで発生させるものである。

【0133】また、列発生回路72A, 行発生回路72 B, 72Cは、1行発生回路72と同様の機能を有する 00"から順に発生させるものであり、行発生回路72B は、図8に示すA列内の24個の番号を上から順に発生 させるものであり、行発生回路72Cは、番号(000~01 5)を"000" から順に発生させるものである。

【0134】また、列発生回路72A, 行発生回路72 B, 72Cは、それぞれ行発生回路71A, 列発生回路 71日, 71日から桁上りパルスの受信を契機に加算器 73〜出力する番号を変化させるようになっている。図 21に示すインタリーブ装置50-j5によれば、デー タ(000~383)は、図6~図8に示す並び替えが行なわれ 40 て、図9に示す順序になる。

【0135】ところで、図25~図32は、それぞれイ ンタリービング(24[4[2 ×2]×6[3×2]] ×16[4[[2 × 2]×4[2 ×2]])を説明するための図であり、以下、イン タリービング(24[4[2 ×2]×6[3 ×2]] ×16[4[[2 ×2] ×4[2 ×2]])について説明すると、384個のデータ は、それぞれ図25に示すように、24行16列に行列 状に並べられる。

【0136】ここで、インタリービングは、16列を図

位の並び替えを行なう。図26は、図25に示す列単位 の並び替えを行なった後の384個のデータが並べられ ている状態を示す図である。384個のデータは、16 列を4分割され、列番号(図26中に示す1~4)順に それぞれ4列まとめて並び替えられる。図27は、図2 6に示す列の並び替えを行なった後の384個のデータ が並べられている状態を示す図である。

【0137】ついで、384個のデータは、16列を4 分割され、各分割かれた4列内で列番号(図27中に示 す列の並び替えを行なった後の384個のデータが並べ られている状態を示す図である。次に、384個のデー 夕は、24行を図28に示す行番号(図28に示す1~ 24) 順に並び替えられる。図29は、図28に示す行 単位の並び替えを行なった後の384個のデータが並べ られている状態を示す図である。

【0138】さらに、384個のデータは、図29に示 すように24行を6分割されて、行番号(図29中に示 す1~6)順にそれぞれ4行まとめて並び替えられる。 B, 71Cは、A列発生回路と同様の機能を有するもの 20 図30は、図29に示す行の並び替えを行なった後の3 84個のデータが並べられている状態を示す図である。 ついで、384個のデータは、図30に示すように6分 割されて、各分割された4行内で行番号(図30に示す 1~4) 順に並び替えられる。図31は、図30に示す 行の並び替えを行なった後の384個のデータが並べら れている状態を示す図である。

【0139】そして、図31に示す384個のデータ は、列方向に"000", "192", "096", "288", "032", "224", "1 28″と読み出され、1列内の24個のデータが終了する ものであり、列発生回路72Aは、番号(000~015)を"0 30 と、右側の列の先頭から再び行方向に読み出すようにな っている。例えば、図31に示す"000" を含む列の最後 の"368"の読み出しが終了すると、右側の列の先頭にあ る"008" が読み出されるようになっている。

【0140】図32は、インタリーブ後の368個のデ ータが並べられている状態を示す図である。なお、図3 2に示すインタリーブ後の368個のデータは、"000" から右方向に並べられており、図32中右端に示すデー タ~368~の次には、~008~が続くことを意味し、また~3 76 等の次には 7004 等が続く事を意味する。ここで、 上記インタリービング(24[4[2 ×2]×6[3 ×2]] ×16[4 [[2 ×2]×4[2 ×2]])は、前記のA列発生回路71等や 1 行発生回路 7 2 等を用いて容易に行なうことができ る。

【0141】例えば、A列発生回路71等を図31に示 すA′列内の24個の番号(発生する順番に言うと、"0 00``, `'192'', `'096'', ''288'', ''032'', ''224'', ''128'', ''320'', ''064", "256", "160", "352", "016", "208", "112", "304", "04 8", "240", "144", "336", "080", "272", "176", "368")を発 生するように構成すればよい。また、1行発生回路72 25に示す列番号(図25中に示す1~16)順に列単 50 等を図31に示す1'行内の16個の番号(発生する順

番に言うと、"000", "008", "004", "012", "002", "010", "0 06", "014", "001", "009", "005", "013", "003", "011", "00 7", "0156") を発生するように構成すればよい。

【0142】なお、上記インタリーピング(24[4[2 ×2] ×6[3 ×2]] ×16[4[2×2]×4[2 ×2]])に限らず、その 他のインタリービング(20[4[2 ×2]×5[3 ×2]] ×16[4 [[2×2]×4[2 ×2]]) 等をも、本発明は実施できる。と ころで、上記の説明では、行及び列をそれぞれランダム に入れ替える場合を説明したが、行及び列のいずれか一 方をランダムに入れ替えてデータを並び替えを行なうよ 10 うに構成できる。また、上記では、メモリとしてROM 71-2a等を用いる場合を例として説明したが、メモ リはその他の記憶素子を用いてもよい。

【0143】並びに、本発明は、上記詳述した以外に発 明の趣旨を逸脱しない範囲で様々な形態で実施できる。 [0144]

【発明の効果】以上詳述したように、本発明の請求項1 記載のインタリーブ方法によれば、送信すべきデータを 行列状に並べて、少なくとも列及び行のいずれか一方を 力することで、伝送中のフェージングの影響により、送 信データ中にバースト的な誤りが発生しても、比較的容 易なインタリーブにより、データの分散を偏りのないも のにするので、回線品質の低下を抑制できる。

【0145】一方、本発明の請求項2記載のデインタリ ープ方法によれば、インタリーブ後の受信データを行列 状に並べて、少なくとも列及び行のいずれか一方を単位 にランダムに並び替えて時系列に出力することにより、 比較的容易なデインタリーブにより、データの分散を偏 りのないものにするので、回線品質の低下を抑制でき

【0146】他方、本発明の請求項3記載のインタリー ブ装置によれば、該第1制御部が該送信データを行列状 に並べて、少なくとも列及び行のいずれか一方を単位に ランダムに並び替えた状態で該第1記憶部から出力する ように該第1記憶部に対する制御を行なうことにより、 簡素な構成の下、比較的容易なインタリーブにより、デ ータの分散を偏りのないものにするので、回線品質の低 下を抑制できる.

【0147】さらに、本発明の請求項4記載のインタリ ープ装置によれば、第1書込制御部が、該送信データを 行列状に並べて少なくとも列及び行のいずれか一方を単 位にランダムに並び替えられた状態で該第1記憶部に書 き込むための、むき込みアドレスを発生して、該送信デ ータの書き込みを行ない、該第1記憶部に記憶された該 送信データはアドレス順に読み出されることによって も、比較的容易なインタリーブを行なえて、回線の品質 低下を抑制できる。

【0148】さらに、本発明の請求項5記載のインタリ

発生し、行番号発生部が行番号をランダムに発生し、該 第1 哲込制御部が、該列番号発生部及び該行番号発生部 にて発生する各番号を該掛き込みアドレスとして、該第 1 記憶部に該送信データを掛き込むことにより、確実に 簡易なインタリーブを行なえて、回線品質の低下を抑制 できる。

【0149】または、本発明の請求項6記載のインタリ ープ装置によれば、該第1制御部が、該送信データを該 第1記憶部にアドレス順に掛き込み、第1読出制御部 が、該第1記憶部に書き込まれている該送信データを行 列状に並べて少なくとも列及び行のいずれか一方を単位 にランダムに並び替えられた状態で該第1記憶部から読 み出すための、読み出しアドレスを発生して、該送信デ ータの読み出しを行なうことによっても、比較的容易な インタリーブを行なえて、回線品質の低下を抑制でき

【0150】さらに、本発明の請求項7記載のインタリ ープ装置によれば、列番号発生部が列番号をランダムに 発生し、行番号発生部が行番号をランダムに発生し、該 単位にランダムにより該データを並び替えて時系列に出 20 第1 読出制御部が、該列番号発生部及び該行番号発生部 にて発生する各番号を該読み出しアドレスとして、該第 1 記憶部から送信データを読み出すことにより、確実に 簡易なインタリーブを行なえて、回線品質の低下を抑制 できる。

> 【0151】さらに、本発明の請求項8記載のインタリ ーブ装置によれば、メモリから出力される番号が、アド レスとして用いられるので、予め出力する番号を容易に 設定することができて、簡易にデータの分散を偏りのな いものにできるので、回線品質の低下を抑制できる。次 30 に、本発明の請求項9記載のデインタリーブ装置によれ ば、第2制御部が、該受信データを行列状に並べて、少 なくとも列及び行のいずれか一方を単位にランダムに並 び替えたインタリーブ前の状態で該第2記憶部から出力 するように該第2記憶部を制御するので、簡素な構成の 下、比較的容易なデインタリーブにより、誤りデータの 分散を偏りのないものにするので、回線品質の低下を抑 制できる。

> 【0152】さらに、本発明の請求項10記載のデイン タリーブ装置によれば、第2 書込制御部が、該受信デー 40 夕を行列状に並べて少なくとも列及び行のいずれか一方 を単位にランダムに並び替えたインタリーブ前の状態で 該第2記憶部に書き込むための、書き込みアドレスを発 生して、該受信データの書き込みを行ない、該第2制御 部が、該第2記憶部に記憶された該受信データをアドレ ス順に読み出すことによっても、容易にデインタリーブ を行なえて、回線品質の低下を抑制できる。

【0153】さらに、本発明の請求項11記載のデイン タリーブ装置によれば、列番号発生部が列番号をランダ ムに発生し、行番号発生部が行番号をランダムに発生 ープ装置によれば、列番号発生部が列番号をランダムに 50 し、該第2 哲込制御部が、該列番号発生部及び該行番号

発生部にて発生する各番号を該勘き込みアドレスとし て、該第2記憶部にデータを書き込むことにより、確実 にデインタリーブW行なえて、回線品質の低下を抑制で きる。

【0154】または、本発明の請求項12記載のデイン タリーブ装置によれば、該第2制御部が、該受信データ を該第2記憶部にアドレス順に費き込むとともに、第2 **読出制御部が、該第2記憶部に書き込まれている該受信** データを行列状に並べて少なくとも列及び行のいずれか 一方を単位にランダムに並び替えたインタリーブ前の状 10 態で該第2記憶部から読み出すための、読み出しアドレ スを発生して、該受信データの読み出しを行なうことに よっても、容易にデインタリーブを行なえて、回線品質 の低下を抑制できる。

【0155】さらに、本発明の請求項13記載のデイン タリーブ装置によれば、列番号発生部が列番号をランダ ムに発生し、行番号発生部が行番号をランダムに発生 し、該第2読出制御部が、該列番号発生部及び該行番号 発生部にて発生する各番号を該読み出しアドレスとし て、該第2記憶部から該受信データを読み出すことによ 20 ートである。 り、確実にデインタリーブを行なえて、回線品質の低下 を抑制できる。

【0156】さらに、本発明の請求項14記載のデイン タリーブ装置によれば、メモリから出力される番号が、 アドレスとして用いられ、予め出力する番号を容易に設 定することができて、簡易に誤りデータの分散を偏りの ないものにするので、回線品質の低下を抑制できる。次 に、本発明の請求項15記載のインタリーブ/デインタ リープシステムによれば、該インタリーブ装置が、該送 信データを行列状に並べて、少なくとも列及び行のいず 30 れか一方を単位にランダムに並び替えられた状態で出力 する一方で、該デインタリーブ装置が、受信データを行 列状に並べて、少なくとも列及び行のいずれか一方を単 位にランダムに並び替えられることにより、インタリー ブ前の状態で出力することにより、インタリーブ後のデ ータにバースト的な誤りが発生しても、簡素な構成の 下、比較的容易にデータの分散を偏りのないものにする ので、回線品質の低下を抑制できる。

【0157】並びに、本発明の請求項16記載のインタ リーブ/デインタリーブ装置によれば、インタリーブ装 40 置とデインタリーブ装置とが送信データをランダムに並 び替え、受信データの配列もランダムに並び替えること により、送信データ及び受信データの回線品質の低下を 抑制できる。

【図面の簡単な説明】

【図1】本発明のインタリーブ装置を示す原理ブロック 図である.

【図2】本発明のデインタリーブ装置を示す原理ブロッ ク図である。

【図3】本発明のインタリーブ/デインタリーブシステ 50 【図27】インタリービング(24[4[2 ×2]×6[3 ×2]]

ムを示す原理ブロック図である。

【図4】本発明のインタリーブ/デインタリーブ装置を 示す原理ブロック図である。

【図5】本発明の第1実施形態に係るMSの構成を示す ブロック図である。

【図6】本発明の第1実施形態に係るインタリーブ部の インタリーブを説明するための図である。

【図7】本発明の第1実施形態に係るインタリーブ部の インタリーブを説明するための図である。

【図8】本発明の第1実施形態に係るインタリーブ部の インタリーブを説明するための図である。

【図9】本発明の第1実施形態に係るインタリーブ部に てインタリーブされたデータを示す図である。

【図10】本発明の第1実施形態に係るインタリーブ装 置を示すブロック図である。

【図11】本発明の第1実施形態に係る第1RAM読出 処理部の詳細な構成を示すブロック図である。

【図12】 (a) ~ (d) は、それぞれ1行発生回路の シフトレジスタの概略動作を説明するためのタイムチャ

【図13】本発明の第1実施形態に係るデインタリーブ 装置を示すブロック図である。

【図14】本発明の第1実施形態の第1変形例に係るデ インタリーブ部の構成を示すブロック図である。

【図15】本発明の第1実施形態の第1変形例に係るA 列発生回路と1行発生回路と加算器からそれぞれ出力さ れる値を示す図である。

【図16】本発明の第1実施形態の第1変形例に係るイ ンタリーブ部の構成を示すブロック図である。

【図17】本発明の第2実施形態に係るデインタリーブ 部を示すブロック図である。

【図18】本発明の第2実施形態に係るインタリーブ部 を示すプロック図である。

【図19】インタリーブ機能を有する誤り訂正符号化部 を示すプロック図である。

【図20】インタリーブ機能及びデインタリーブ機能を 有する誤り訂正復号化部を示すプロック図である。

【図21】その他のインタリーブ部を示すブロック図で ある。

【図22】一般的なブロックインタリーブを説明するた めの図である。

【図23】一般的なランダムインタリーブを説明するた めの図である。

【図24】一般的なランダムインタリーブを説明するた めの図である。

【図25】インタリービング(24[4[2 ×2]×6[3 ×2]] ×16[4[2×2]×4[2 ×2]])を説明するための図である。

【図26】インタリービング(24[4[2 ×2]×6[3 ×2]] ×16[4[2×2]×4[2 ×2]])を説明するための図である。

×16[4[2×2]×4[2 ×2]])を説明するための図である。 【図28】インタリーピング(24[4[2×2]×6[3×2]] ×16[4[2×2]×4[2 ×2]])を説明するための図である。 【図29】インタリービング(24[4[2 ×2]×6[3 ×2]] ×16[4[2×2]×4[2 ×2]])を説明するための図である。 【図30】インタリービング(24[4[2 ×2]×6[3 ×2]] ×16[4[2×2]×4[2 ×2]])を説明するための図である。 【図31】インタリーピング(24[4[2×2]×6[3×2]] ×16[4[2×2]×4[2 ×2]])を説明するための図である。 【図32】インタリーピング(24[4[2 ×2]×6[3 ×2]] ×16[4[2×2]×4[2 ×2]])を説明するための図である。 【符号の説明】 Messign of the same


- 1 インタリーブ装置
- 2 第1記憶部
- 3 第1制御部
- 4 デインタリーブ装置
- 5 第2記憶部
- 6 第2制御部
- 7 インタリープ/デインタリープシステム
- 8A,8B インタリープ/デインタリーブ装置
- 50, 50-1, 50-2, 50-3, 50-4 MS
- 50-a 受信機
- 50-b 逆拡散器
- 50-c データ抽出部
- 50-d, 50-1, 50-d2, 50-d3, 50-
- d 4 デインタリーブ部 (デインタリーブ装置)
- 50-e, 50-e1 誤り訂正復号化部
- 50-ea 復号化装置
- 50-f 誤り検出部
- 50-g CPU
- 50-h 誤り検出符号化部
- 50-i, 50-i1 誤り訂正符号化部
- ·50-ia 符号化装置
- 50-j, 50-j1, 50-j2, 50-j3, 50- j 4, 50-j5デインタリーブ部 (デインタリーブ 装置)
- 50-k 信号組立部
- 50-1 拡散器
- 50-m 送信機

50-n デュプレクサ


50-p アンテナ


- 51, 51-1, 56A~56B インタリーブRAM (第1記憶部)
- 52,52-1 制御処理部 (第1制御部)
- 53, 53-1 インタリーブRAM (第2記憶部)
- 54,54-1 制御処理部 (第2制御部)
- 60 第1 號出処理部
- 60-1 第2哲込寄り部 (第2哲込制御部)
- - 61, 61A~61B カウンタ
 - 70 第1読出処理部 (第1読出制御部)
 - 70-1 第2読出処理部
 - 70-2 第3 読出処理部 (第2 読出制御部)
 - 70-3 第4読出処理部
 - 71,71-1,71-2 A列発生回路(列番号発生 部)
 - 71-2a, 72-2a ROM (メモリ)
- 20 71-26, 72-26 カウンタ
 - 71-a 第1選択回路
 - 71-b 第2選択回路
 - 71-c 第3選択回路
 - 71-d, 74 AND回路
 - 71A 行発生回路 (列番号発生部)
 - 71B, 71C 列発生回路 (列番号発生部)
 - 72, 72-1, 72-2 1行発生回路 (行番号発生 部)
 - 72-a 第4選択回路、
- 30 72-b スイッチ (SW)
 - 72A 列発生回路 (行番号発生部)
 - 72B, 72C 行発生回路 (行番号発生部)
 - 73 加質器
 - 75-a EX-OR
 - 75-b シフトレジスタ
 - 75-b1~75-b9 フリップフロップ
 - 75-c 設定制御部
 - $1\ 0\ 0\ ,\ 1\ 0\ 0\ -1\ ,\ 1\ 0\ 0\ -2\ ,\ 1\ 0\ 0\ -3\ ,\ 4\ 0\ 0$ -4 BS

[図1]





[図3]






1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864 - 1864






【図10】


【図21】






【図12】







[図14]




【図15】




【図16】



【図17】




【図20】



【図32】

192	006	2003	032	224	128	320	8	256	100	35.7	016	2114	119	304	CHA	740	144	7	000	272	176	-
778 200	104	275	040	ಜ	135	326	6/2	264	168	350	024	215	120	312	056	248	152	344	CER.	280	tru	7
XX 195	100	292	2336	220	132	724	004	260	164	704	Œ0	212	115	308	052	244	14	340	084	274	180	31
): 2 ZO4	108	300	Q44	230	140	332	076	260	1/2	364	Ċ	ZZ 0	124	316	000	252	150	348	092	284	188	
102 184	008	210	654	Z78	131	327	One	250	145	354	810	210	114	308	050	242	14	338	œ	274	178	37
10 202	100	770	00	734	130	330	074	280	170	302	026	218	122	314	956	250	154	346	000	262	IAA	37
100 108	102	294	œ	230	134	376	970	262	168	356	055	214	118	310	054	246	150	342	086	278	182	3
H4 206	110	302	⇔ 8	236	142	334	076	270	174	386	030	222	126	318	625	254	158	350	094	286	1 80	3
101 103	97	259	œ3	225	129	321	065	257	161	353	D17	209	113	305	049	241	145	337	081	273	177	2
W 201	196	207	041	233	137	320	013	265	103	361	025	217	121	313	CSJ	Z49	103	348	089	281	105	37
OS 107	101	295	ω,	229	193	325	003	261	105	357	021	213	117	309	050	245	149	341	085	277	.81	3
#3 205	100	301	045	237	141	320	m	269	173	365	029	22 1	125	317	0 61	ಹು	157	309	033	206	189	3
10 185 11 200	102	441	~3	~	:31	323	067	22.6	153	36	019	211	115	307	051	843	147	338	ᅄ	775	179	3
N (203	101	200	~3	۳.	1.50	331	4/3		171	343	œ	210	123	315	0.46	751	30	347	091	753	187	3
117 199 115 207	:			a,	1.50	**	9/1	203	10/	.00	923	Z15	119	311	000	24/	16:	343	987	279	163	3,



【図22】

A' B' C' D' E' F' G' H' I' J' K' L' M' N' O' P' 016 017 018 019 020 021 022 023 024 025 028 027 028 029 030 031 032 033 034 035 036 037 038 039 040 041 042 043 044 045 045 047 048 049 060 051 052 053 054 055 056 057 058 059 080 061 062 063 084 085 088 087 088 069 070 071 072 073 074 075 078 077 078 079 080 081 082 083 084 085 088 087 088 089 090 091 092 093 094 095 096 097 098 099 100 101 102 103 104 105 108 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 148 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 184 165 168 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 198 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 348 347 348 349 350 351 352 353 354 355 358 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383

[図24]

【図25】

000 255 127 063 031 015 283 240 378 251 125 082 287 143 327 232 116 314 206 103 307 153 076 038 019 009 260 130 065 288 144 328 164 082 297 229 370 220 368 183 091 045 278 241 120 318 249 124 318 207 359 217 108 054 283 141 325 163 337 168 084 298 149 074 037 274 226 113 056 284 199 355 216 364 182 347 173 342 234 117 058 285 142 071 291 200 100 050 281 140 070 035 273 138 068 034 017 008 004 002 001 255 128 064 032 016 264 132 066 033 272 198 098 049 024 268 134 067 289 228 114 313 156 334 167 339 169 340 213 106 053 026 269 195 353 246 379 189 094 303 203 357 236 118 315 157 078 039 275 137 324 162 081 040 020 268 133 322 161 336 212 362 181 090 301 252 382 223 111 311 155 077 294 147 073 292 146 329 210 361 253 126 319 159 079 295 201 356 178 345 172 086 299 202 101 306 204 102 061 025 012 006 003 257 192 096 048 280 198 099 305 152 332 168 083 041 276 197 354 177 088 300 150 331 254 383 191 095 047 279 139 325 209 104 052 282 227 369 184 348 215 107 309 154 333 211 105 308 243 121 060 288 248 380 239 375 187 093 046 023 011 261 193 352 178 344 214 363 218 365 237 374 221 110 055 027 013 262 131 321 208 360 180 346 250 381 190 351 175 343 171 341 170 065 042 021 010 005 258 129 320 160 080 296 148 330 165 338 245 122 317 158 335 233 372 238 119 059 029 014 007 259 224 112 312 231 371 185 092 302 151 075 293 242 377 188 350 235 373 186 349 174 087 043 277 138 069 290 145 072 036 018 265 194 097 304 230 115 057 028 270 135 323 244 378 222 367 219 109 310 205 358 179 089 044 022 287 225 368 247 123 061 030 271

[図26]

1	3	2	4
000 004 008 012	001 005 009 013	002 006 010 014	003 007 011 015
018 020 024 028	017 021 025 029	018 022 026 030	019 023 027 031
032 036 040 044			
048 052 056 060	049 053 067 061	050 054 058 082	051 055 059 083
064 068 072 076			
080 084 088 092			
096 100 104 108			
112 116 120 124	113 117 121 125	114 118 122 126	115 119 123 127
128 132 138 140			
144 148 152 156			
160 164 168 172			
176 180 184 168	177 181 185 189	178 182 186 190	179 183 187 191
192 196 200 204	193 197 201 205	194 198 202 206	195 199 203 207
208 212 216 220 :			
224 228 232 236 :			
240 244 248 252			
256 260 264 268 :			
272 276 280 284			
288 292 296 300 :	289 293 297 30 1 :	290 294 298 302	291 295 299 303
304 308 312 316	305 309 313 317 :	306 310 314 318	307 311 315 319
320 324 328 332 3	321 325 329 333 :	322 326 330 334	323 327 331 335
336 340 344 348 :	337 341 345 349	338 342 348 350	339 343 347 351
352 356 360 364 3	353 357 361 365	354 358 362 368	355 359 363 367
368 372 378 380 3	369 373 377 381 :	370 374 378 382	371 375 379 383

real profession.

【図27】

[図28]

1	000 008 004 012 002 010 008 014 001 009 005 013 003 011 007 015
5	015 024 020 028 018 026 022 033 017 025 021 028 019 027 023 031
9	032 040 035 044 034 042 038 046 033 041 037 045 035 043 039 047
13	048 058 052 060 050 058 054 062 049 057 063 061 051 069 055 063
17	084 072 088 076 066 074 070 078 065 073 069 077 067 075 071 079
21	080 088 084 092 082 090 086 094 081 089 085 093 083 091 087 095
i	1
2	096 104 100 108 098 106 102 110 097 105 101 109 099 107 103 111
6	112 120 116 124 114 122 118 126 113 121 117 125 115 123 119 127
10	128 136 132 140 130 138 134 142 129 137 133 141 131 139 135 143
14	144 152 148 156 146 154 150 158 145 153 149 157 147 155 151 159
18	160 168 164 172 162 170 168 174 161 169 165 179 163 171 167 175
22	176 184 180 188 178 188 182 190 177 185 181 189 179 187 183 191
	100 100 100 100 102 100 177 100 101 100 179 187 183 191
3	192 200 196 204 194 202 198 206 193 201 197 205 195 203 199 207
7	208 216 212 220 210 218 214 222 209 217 213 221 211 219 215 223
11	224 232 228 236 226 234 230 238 225 233 229 237 277 235 231 239
15	240 248 244 252 242 250 248 254 241 249 245 253 243 251 247 255
19	256 264 260 268 256 266 262 270 257 265 261 269 259 257 253 271
23	277 280 276 284 274 287 778 288 237 200 281 283 257 263 271
_	272 280 276 284 274 282 278 268 273 281 277 285 275 283 279 287
4	288 298 207 200 700 700 700 004 000 000 000
8	288 296 292 300 290 298 294 302 289 297 293 301 291 299 295 303
12	304 312 308 318 306 314 310 318 305 313 309 317 307 315 311 319
18	320 328 324 332 322 330 328 334 321 329 825 333 323 331 327 335
20	336 944 340 348 339 348 342 350 337 345 341 349 339 347 343 351
24	362 360 366 364 354 382 358 366 353 361 357 365 365 363 359 367
~~	368 378 372 380 370 378 374 382 369 377 373 381 371 379 375 383

[図29]

- 000 008 004 012 002 010 008 014 001 009 005 013 003 011 007 015 1 096 104 100 108 083 106 102 110 007 106 101 103 099 107 103 111 192 200 196 204 194 202 198 206 193 201 197 205 195 203 199 207 288 298 292 300 290 298 294 302 289 297 293 301 291 290 295 303
- 018 024 020 026 018 026 022 030 017 025 021 029 019 027 023 031 4 112 120 116 124 114 122 118 126 113 121 117 125 115 123 119 127 208 216 212 220 210 218 214 222 220 217 217 217 217 217 21 211 219 216 223 504 312 308 316 308 314 310 316 305 313 309 317 307 317 317 311 319
- 032 040 036 044 034 042 038 045 033 041 037 045 035 043 039 047 2 128 138 132 140 130 138 134 142 129 137 133 141 131 139 135 143 224 232 228 238 228 234 230 238 225 233 229 237 227 235 231 239 320 328 324 332 322 330 326 334 321 329 325 333 323 331 327 335
- 048 056 052 060 050 058 054 062 049 057 053 061 051 059 055 083 5 144 152 148 158 148 154 150 158 145 153 148 157 147 155 151 158 240 248 244 252 242 250 248 254 241 249 245 253 243 251 247 255 336 344 340 348 338 346 342 350 337 345 341 349 339 347 343 351
- 064 072 088 076 088 074 070 078 065 073 068 077 067 075 071 079 3 160 168 164 172 162 170 168 174 161 169 165 173 163 171 167 175 256 264 260 266 258 268 262 270 257 265 261 269 259 267 263 271 352 360 356 354 354 352 358 368 353 361 367 365 355 363 359 367
- 090 088 084 092 082 090 066 094 081 089 085 093 083 091 067 095 61 176 184 180 188 178 186 182 190 177 185 181 189 178 187 183 181 1272 280 278 284 278 282 782 288 279 281 277 285 275 283 279 287 383 376 372 380 370 378 374 382 389 377 373 381 371 378 375 383

【図30】

1	000 008 004 012 002 010 006 014 001 009 005 013 003 011 007 015
3	098 104 100 108 098 106 102 110 097 105 101 109 099 107 103 111
2	192 200 196 204 194 202 198 206 193 201 197 205 195 203 199 207
4	288 298 292 300 290 298 294 302 289 297 293 301 291 299 295 303
1	
1	032 040 038 044 034 042 038 046 033 041 037 045 035 043 039 047
a	128 136 132 140 130 138 134 142 129 137 133 141 131 139 135 143
2	224 232 228 236 226 234 230 238 225 233 229 237 227 235 231 239
4	820 329 324 332 322 330 326 334 321 329 325 333 323 331 327 335
Ī	
1	084 072 088 076 066 074 070 078 085 073 069 077 087 075 071 079
3	180 188 184 172 162 170 168 174 181 188 165 173 163 171 167 175
2	258 264 260 268 258 266 262 270 257 266 261 269 259 267 263 271
4	352 380 358 364 354 362 358 366 353 361 357 365 365 363 359 367
1	
1	016 024 020 028 018 026 022 030 017 025 021 029 019 027 023 031
3	112 120 116 124 114 122 118 126 113 121 117 125 115 123 119 127
2	208 216 212 220 210 218 214 222 209 217 213 221 211 219 215 223
4	304 312 308 316 306 314 310 318 305 313 309 317 307 315 311 319
1	048 058 052 080 050 058 054 062 049 057 053 061 051 068 055 063
3	144 152 148 156 148 154 150 158 145 153 149 157 147 155 151 159
2	240 248 244 252 242 250 248 264 241 249 245 253 243 251 247 255
4	336 344 340 348 338 346 342 350 337 345 341 348 339 347 343 351
1	090 088 084 092 082 090 088 094 081 089 086 093 083 091 087 095
3	176 184 180 188 178 186 182 190 177 185 181 189 179 187 183 191
2	272 280 276 284 274 282 278 286 273 281 277 285 275 283 279 287
4	358 378 372 380 370 378 374 382 369 377 373 381 371 379 375 383

【図31】

・フロントページの続き

(72)発明者 川端 和生

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

F ターム(参考) 5J065 AA01 AC02 AD03 AF02 AG06 AH09 AH17 AH19 5K014 AA01 BA05 FA16 HA00